[發明專利]高密度SOI封裝基板及其制備方法

有效

• 申請號: 201611015068.2
• 申請日: 2016-11-18
• 公開（公告）號: CN106783801B
• 公開（公告）日: 2020-02-14
• 發明（設計）人: 馬盛林;金仲和;任奎麗;金玉豐;王志平;王春波;時廣軼
• 申請（專利權）人: 浙江大學;寧波麥思電子科技有限公司
• 主分類號: H01L23/538
• 分類號: H01L23/538;H01L21/768
• 代理公司: 11249 北京中恒高博知識產權代理有限公司
• 代理人: 劉洪京

本發明公開了一種高密度SOI封裝基板，包括SOI襯底基板和SiO₂埋氧層，SiO₂埋氧層設在SOI襯底基板的中間，把SOI襯底基板分設為隔離的器件層和襯底層，所述器件層中設有正面硅柱，所述正面硅柱與所述器件層之間設有第一絕緣環，所述襯底層中設有穿透的背面硅柱，所述背面硅柱與所述襯底層之間設有第二絕緣環；所述正面硅柱中設有金屬柱，所述金屬柱一端穿透SiO₂埋氧層至所述背面硅柱中，所述金屬柱與所述正面硅柱和所述背面硅柱均構成歐姆接觸；及其制備方法。本發明從很大程度上改變了以Cu、Au、W等金屬填充如TSV孔中導致熱膨脹系數失配的結構，從而減小了熱應力。

技術領域

本發明涉及穿透硅通孔技術領域，尤其是一種高密度SOI封裝基板及其制備方法。

背景技術

穿透硅通孔技術，英文縮寫為TSV（through silicon vias）,一般簡稱硅通孔技術,是通過微納加工等方法垂直完全貫穿硅晶片的技術，它是三維集成電路中堆疊芯片實現互連的一種新的技術解決方案。相對于傳統的焊線和倒裝芯片來說，TSV互連具有尺寸小、密度高，適用于創建3D封裝和3D集成等特點，可以有效減小傳輸延時、降低噪聲、縮小物理封裝尺寸、增強電學性能、降低功耗等，成為了目前電子封裝技術中最引人注目的一種技術。

目前，在TSV技術領域中有使用W-TSV、Cu-TSV、Au-TSV，Cu-TSV技術，Cu-TSV在溫度變化較大的環境狀況下，由于熱膨脹系數失配極易產生熱應力，導致芯片在工作中性能急劇下降甚至無法滿足工作要求導致重大損失。由于熱膨脹系數失配的緣故，在芯片進行封裝集上也會使其產生和加劇應力破壞封裝結構，極大的限制了TSV技術的應用范圍，同時由于熱效應影響多個方面這也使得芯片的可靠性難以確定。

在對W-TSV、Cu-TSV、Au-TSV，Cu-TSV技術等問題的討論中，許多人通過對這些技術的模擬仿真，了解這些TSV技術在不同結構參數中對TSV周圍熱應力大小的影響從而獲得最優的TSV等。但這卻不能從根本上改變熱應力對TSV的影響；也有通過改變TSV結構減小熱應力，雖然這些解決方案中雖然較有效的解決了熱應力對TSV的影響，Cu和襯底及周圍介質材料仍然存在CTE失配，同時它對工藝技術要求高、成本高。

發明內容

本發明針對現有技術的不足，提出一種高密度SOI封裝基板及其制造方法，可以減小熱應力并能允許較小的節距。

為了實現上述發明目的，本發明提供以下技術方案：一種高密度SOI封裝基板，包括SOI襯底基板和SiO₂埋氧層，SiO₂埋氧層設在SOI襯底基板的中間，把SOI襯底基板分設為隔離的器件層和襯底層，所述器件層中設有正面硅柱，所述正面硅柱與所述器件層之間設有第一絕緣環，所述襯底層中設有穿透的背面硅柱，所述背面硅柱與所述襯底層之間設有第二絕緣環；所述正面硅柱中設有金屬柱，所述金屬柱一端穿透SiO₂埋氧層至所述背面硅柱中，所述金屬柱與所述正面硅柱和所述背面硅柱均構成歐姆接觸。

進一步地，所述第一絕緣環或所述第二絕緣環為絕緣材料或空氣隔離槽。

進一步地，所述絕緣材料為二氧化硅、玻璃漿料或樹脂。

進一步地，所述襯底層和所述背面硅柱為電阻率小于1000的低阻硅。

進一步地，所述器件層和所述襯底層的兩外側覆蓋有絕緣層。

進一步地，所述絕緣層的材質為SiO₂、BCB或PI。

進一步地，所述器件層的絕緣層外覆蓋有金屬布線層，所述金屬布線層中金屬線路與所述金屬柱電氣連接，所述襯底層的絕緣層外均覆蓋有金屬層，所述金屬層中線路層與背面硅柱電氣連接。

一種高密度SOI封裝基板的制備方法，包括以下步驟：