[發明專利]具有嵌入式電子裝置的多個平面的封裝裝置

在審

• 申請號: 201610997667.2
• 申請日: 2016-11-11
• 公開（公告）號: CN106992170A
• 公開（公告）日: 2017-07-28
• 發明（設計）人: 邁克爾·B·文森特;龔志偉;斯考特·M·海耶斯
• 申請（專利權）人: 恩智浦美國有限公司
• 主分類號: H01L25/16
• 分類號: H01L25/16;H01L23/31;H01L23/13;H01L21/98
• 代理公司: 中科專利商標代理有限責任公司11021
• 代理人: 倪斌

技術領域

本公開大體涉及電子裝置封裝，并且更具體地，涉及電子裝置的扇出晶片級封裝。

背景技術

扇出晶片級封裝(FO-WLP)過程通常引起在管芯封裝的表面上的再分布層形成，該管芯封裝包括一個或多個微電子裝置被嵌入在其中的模制封裝體。例如，FO-WLP過程可被用于生產封裝內系統(SIP)類型的裝置，其中，多個微電子裝置，例如承載IC的半導體管芯、微機電系統(MEMS)、光學裝置、無源電子組件等等被嵌入在既緊湊又結構穩固的單個封裝中。

在FO-WLP裝置中，再分布層提供在位于嵌入式微電子裝置上的接觸墊和接觸陣列，例如在已完成的FO-WLP封裝的表面上形成的球柵陣列之間的電互連。以此方式，再分布層允許接觸墊具有相對緊密的墊到墊間隔或間距，同時又提供比較大的表面積，接觸陣列可以被分布或扇出在該表面積上。為產生再分布層，一層或多層的電介質或鈍化材料被初始沉積在嵌入式微電子組件上并覆蓋接觸墊。在一種常規方法中，單獨通孔被穿過電介質層蝕刻以暴露每個接觸墊的一部分，接著金屬插塞或其它導體在每個通孔中形成以提供與該接觸墊的歐姆接觸，且接著形成與每個導體接觸的電路或互連線。

常規的FO-WLP裝置包括嵌入在模制封裝體內部的僅單面的微電子裝置。因此，在對微電子組件的小型化限制的情況下，增加嵌入式組件的數量或復雜度產生FO-WLP裝置占用面積的增加。隨著減少而不是增加裝置占用面積的始終存在的需要，進一步提高在FO-WLP裝置中的裝置密度是合乎需要的。

發明內容

具有互連層的封裝半導體結構。封裝半導體結構另外包括在互連層的第一主表面上的第一微電子裝置。封裝半導體結構另外包括具有空腔的基板，其中，該空腔由垂直部分和水平部分限定，其中，該垂直部分圍繞第一微電子裝置，該水平部分在該第一微電子裝置上面，并且該第一微電子裝置在該水平部分和該互連層的第一主表面之間，使得該第一裝置在該空腔中。封裝半導體結構另外包括附接到基板的水平部分的第二微電子裝置。封裝半導體結構另外包括包封劑，該包封劑在互連層上并且圍繞第一微電子裝置、基板和第二微電子裝置，使得該基板被嵌入在該包封劑中。封裝半導體結構可具有第二微電子裝置在空腔中的另外特性。封裝半導體結構可具有水平部分在第一微電子裝置和第二微電子裝置之間的另外特性。封裝半導體結構可具有水平部分具有開口的另外特性。封裝半導體結構可具有第二微電子裝置在鄰接開口的水平部分上的另外特性。封裝半導體結構可具有另外特性，即：基板具有第二空腔，其中，第二微電子裝置在第二空腔中以及水平部分在第一空腔和第二空腔之間。封裝半導體結構可具有另外特性，即：基板包括在互連層上的第一內插層，該第一內插層具有圍繞第一微電子裝置的開口，該開口限定空腔的至少一部分，以及第二內插層，其包括該基板的水平部分。封裝半導體結構可另外包括在第一內插層和第二內插層之間的多個導電互連件。封裝半導體結構可另外包括在基板的垂直部分上的多個互連件，其中，包封劑暴露該多個互連件中的每個互連件的一部分。封裝半導體結構可另外包括附接到每個互連件的部分的第三微電子裝置。封裝半導體結構可另外包括在互連層的第二主表面上的第二多個互連件。封裝半導體結構可另外包括第三微電子裝置，其中，第三微電子裝置在水平部分與第二微電子裝置被附接到的表面相反的表面上。