[發明專利]一種半導體器件及其制造方法和電子裝置

在審

• 申請號: 201610945550.X
• 申請日: 2016-10-26
• 公開（公告）號: CN107994064A
• 公開（公告）日: 2018-05-04
• 發明（設計）人: 張超;周儒領;張慶勇
• 申請（專利權）人: 中芯國際集成電路制造（上海）有限公司;中芯國際集成電路制造（北京）有限公司
• 主分類號: H01L29/06
• 分類號: H01L29/06;H01L29/08;H01L21/336;H01L21/285
• 代理公司: 北京市磐華律師事務所11336
• 代理人: 董巍,高偉

技術領域

本發明涉及半導體技術領域，具體而言涉及一種半導體器件及其制造方法和電子裝置。

背景技術

在半導體技術領域中，射頻前端模塊(Radio Frequency Frond-End Module，簡稱RF FEM)，是無線通信設備(例如手機、平板電腦等)中的關鍵組件，而射頻開關器件(簡稱射頻開關，通常為集成電路或集成電路的一部分)又是射頻前端模塊的關鍵組件之一。射頻前端模塊(RF FEM)中的射頻開關，需要具有高的信號保真性、低的插入損失(insertion loss)、良好的線性特征和較小的信號形變。

標準的CMOS器件包括半導體襯底，形成在半導體襯底上的柵極，形成在柵極兩側的半導體襯底中的源極/漏極，以及用于將柵極、源極、漏極和體(body)引出的互連線，然而標準的CMOS器件源/漏極和體之間存在大的寄生電容，由于更多的功率容量(power handling)使CMOS射頻開關器件的總寬度非常大，并且寄生電容變得越來越大，通常這種結構產生了一種功率漏電路徑，稱其為插入損失(insertion loss)，插入損失越小，則射頻開關的性能越好。

因此，有必要提出一種半導體器件的制造方法，以改善SAQP光刻技術，解決上述技術問題。

發明內容

在發明內容部分中引入了一系列簡化形式的概念，這將在具體實施方式部分中進一步詳細說明。本發明的發明內容部分并不意味著要試圖限定出所要求保護的技術方案的關鍵特征和必要技術特征，更不意味著試圖確定所要求保護的技術方案的保護范圍。

針對現有技術的不足，本發明實施例一中提供一種半導體器件的制造方法，包括：

提供半導體襯底，在所述半導體襯底中形成隔離結構；

在所述半導體襯底上形成柵極結構；

在所述半導體襯底的部分表面上形成半導體接觸層，所述半導體接觸層覆蓋預定形成淺結源極和預定形成淺結漏極的區域，所述半導體接觸層中包括硅元素；

在所述柵極結構兩側的半導體襯底中形成所述淺結源極和所述淺結漏極；

進行金屬硅化物工藝，以將至少部分所述半導體接觸層轉變為金屬硅化物層。

進一步，所述半導體襯底為高電阻材料，其中，所述半導體襯底的電阻值大于2KΩ。

進一步，在形成所述柵極結構之前，還包括進行離子注入，以在所述半導體襯底中形成用于調節閾值電壓的注入區的步驟。

進一步，所述半導體接觸層的材料為多晶硅。

進一步，所述隔離結構位于所述半導體襯底中的深度范圍為6000～8000埃。

進一步，形成所述隔離結構的步驟包括以下過程：

在半導體襯底的表面上形成硬掩膜層，在所述硬掩膜層上形成圖案化的光刻膠層，所述光刻膠層覆蓋有源區；

以所述圖案化的光刻膠層為掩膜，依次蝕刻所述硬掩膜層和部分所述半導體襯底，以形成溝槽，并去除所述光刻膠層；

在所述溝槽中填充滿隔離材料，以形成所述隔離結構；

去除所述硬掩膜層。

進一步，形成所述半導體接觸層的方法包括：

共形沉積半導體接觸層，以覆蓋所述半導體襯底的表面；

圖案化所述半導體接觸層，僅在預定形成淺結源極和預定形成淺結漏極的區域上形成所述半導體接觸層。

進一步，所述半導體接觸層還進一步延伸到其外側的所述隔離結構的部分表面上。

本發明實施例二提供一種半導體器件，包括：

半導體襯底；

深溝槽隔離結構，形成在所述半導體襯底中；

柵極結構，形成在相鄰所述隔離結構之間的部分所述半導體襯底上；

淺結源極和淺結漏極，分別形成在所述柵極結構兩側的半導體襯底中；

金屬硅化物層，形成在所述半導體襯底的表面上，并分別覆蓋所述淺結源極和所述淺結漏極。

進一步，覆蓋所述淺結源極的所述金屬硅化物層還進一步延伸到所述淺結源極外側的隔離結構的部分表面上，覆蓋所述淺結漏極的所述金屬硅化物層還進一步延伸到所述淺結漏極外側的隔離結構的部分表面上。

進一步，所述半導體襯底為高電阻材料，其中，所述半導體襯底的電阻值大于2KΩ。

進一步，在所述柵極結構下方的所述半導體襯底中還形成有靠近所述半導體襯底表面的注入區，所述注入區用于調節閾值電壓。

進一步，所述深溝槽隔離結構位于所述半導體襯底中的深度范圍為6000～8000埃。

本發明實施例三提供一種電子裝置，其包括前述的半導體器件。