[發(fā)明專利]多區(qū)域差速刻蝕的控制方法在審
| 申請?zhí)枺?/td> | 201610938724.X | 申請日: | 2016-10-24 |
| 公開(公告)號: | CN107978523A | 公開(公告)日: | 2018-05-01 |
| 發(fā)明(設計)人: | 張海洋;王彥 | 申請(專利權)人: | 中芯國際集成電路制造(上海)有限公司;中芯國際集成電路制造(北京)有限公司 |
| 主分類號: | H01L21/306 | 分類號: | H01L21/306;H01L21/02;H01L21/3105;H01L21/311 |
| 代理公司: | 北京市磐華律師事務所11336 | 代理人: | 高偉,張建 |
| 地址: | 201203 *** | 國省代碼: | 上海;31 |
| 權利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關鍵詞: | 區(qū)域 刻蝕 控制 方法 | ||
技術領域
本發(fā)明涉及半導體技術領域,具體而言涉及一種多區(qū)域差速刻蝕的控制方法。
背景技術
在半導體制造技術中,薄膜沉積是一項非常重要的工藝,而為了提高膜層質量、均勻度或去除多余的膜層常常會用到各種平坦化工藝,例如機械平坦化、研磨、化學機械平坦化(CMP)等。然而隨著半導體器件關鍵尺寸的不斷縮小,目前的諸如CMP的平坦化工藝已經不能滿足要求,這是因為經過這些工藝的平坦化之后,膜層的均勻度仍然不能滿足要求,各區(qū)域厚度存在較大變化,無法滿足更小制程的半導體器件的要求。
因此,需要新的方法來進一步提高膜層質量,目前發(fā)現在經過CMP之后,再采用多區(qū)域分布刻蝕(hydra)和分子團離子束(GCIB)刻蝕工藝可以有效提高薄膜均勻度。其中,多區(qū)域分布刻蝕(hydra)要比分子團離子束(GCIB)刻蝕工藝成本低很多,其基于裸片(die)級溫度控制靜電卡盤實現多區(qū)域溫度控制,進而實現同一晶圓不同區(qū)域的差速蝕刻。然而目前的多區(qū)差速刻蝕(hydra scheme)工藝需要手動操作來克服CMP后膜層均勻度的變化,操作難度大,且不易控制。
因此,需要提出一種新的多區(qū)域差速刻蝕的控制方法,以提高效率。
發(fā)明內容
在發(fā)明內容部分中引入了一系列簡化形式的概念,這將在具體實施方式部分中進一步詳細說明。本發(fā)明的發(fā)明內容部分并不意味著要試圖限定出所要求保護的技術方案的關鍵特征和必要技術特征,更不意味著試圖確定所要求保護的技術方案的保護范圍。
針對現有技術的不足,本發(fā)明提出一種多區(qū)域差速刻蝕的控制方法,其可以實現多區(qū)域差速刻蝕的自動控制,提高刻蝕效率,降低人工成本。
為了克服目前存在的問題,本發(fā)明第一方面提供一種多區(qū)域差速刻蝕的控制方法,所述多區(qū)域差速刻蝕用于在平坦化之后對晶圓進行刻蝕,以提高晶圓上膜層的均勻度,該控制方法包括下述步驟:獲取晶圓的厚度分布數據,其中所述晶圓被劃分為n個區(qū)域,n為大于1的自然數;基于每個區(qū)域的平均厚度、所述晶圓的目標厚度以及蝕刻速率和蝕刻參數的模型,獲得每個區(qū)域的最優(yōu)蝕刻參數;基于每個區(qū)域各自的最優(yōu)蝕刻參數刻蝕所述晶圓的膜層,以提高晶圓上膜層的均勻度。
進一步地,還包括:基于晶圓厚度分布數據中的對稱信息,將所述晶圓重新劃分為N個區(qū)域,以減少晶圓劃分區(qū)域的數量,N為大于1的自然數,且N小于n;基于重新劃分的每個區(qū)域的平均厚度、晶圓目標厚度以及蝕刻速率和蝕刻參數的模型,獲得重新劃分的每個區(qū)域的基礎蝕刻參數。
進一步地,還包括:基于晶圓厚度分布數據中的非對稱信息,晶圓目標厚度以及蝕刻速率和蝕刻參數的模型,獲取存在非對稱信息的區(qū)域的差別蝕刻參數;基于所述基礎蝕刻參數和差別蝕刻參數,獲取各區(qū)域的最優(yōu)蝕刻參數。
進一步地,還包括:基于實驗設計,建立刻蝕速率與蝕刻參數關系的模型E=F(蝕刻參數),其中E表示蝕刻速率,F表示蝕刻速率和蝕刻參數的模型和/或函數關系。
進一步地,獲得晶圓每個區(qū)域的蝕刻參數的步驟包括:基于晶圓每個區(qū)域的厚度、晶圓的目標厚度和所述模型,建立目標函數和約束條件;通過對目標函數的最優(yōu)化求解獲得所述蝕刻參數。
進一步地,所述蝕刻參數包括腔室壓力、射頻功率、氣體種類、氣體流速、中間/邊緣比、溫度中的一種或多種。
進一步地,所述目標函數為
所述約束條件為:
Hi=Hi0-E(Ti)*t(1)
ABS(Ti-Ti-1)<C(3)
E(Ti)=F(腔室壓力、射頻功率、氣體流速、中間/邊緣比、溫度Ti)(4)
其中,Hi0表示晶圓i區(qū)域的初始厚度,t為刻蝕時間,Hi表示晶圓i區(qū)域的最優(yōu)厚度,HT為晶圓目標厚度,E(Ti)為晶圓i區(qū)域的刻蝕速率,C為常量,n為晶圓上劃分的區(qū)域數目。
進一步地,通過對目標函數的最優(yōu)化求解獲得晶圓每個區(qū)域的最優(yōu)蝕刻工藝溫度Ti。
進一步地,所述C小于等于5。
根據本發(fā)明第一方面的多區(qū)域差速刻蝕的控制方法,可以實現多區(qū)域差速刻蝕的自動控制,提高刻蝕效率,降低人工成本。
該專利技術資料僅供研究查看技術是否侵權等信息,商用須獲得專利權人授權。該專利全部權利屬于中芯國際集成電路制造(上海)有限公司;中芯國際集成電路制造(北京)有限公司,未經中芯國際集成電路制造(上海)有限公司;中芯國際集成電路制造(北京)有限公司許可,擅自商用是侵權行為。如果您想購買此專利、獲得商業(yè)授權和技術合作,請聯系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/201610938724.X/2.html,轉載請聲明來源鉆瓜專利網。
- 同類專利
- 專利分類
H01L 半導體器件;其他類目中不包括的電固體器件
H01L21-00 專門適用于制造或處理半導體或固體器件或其部件的方法或設備
H01L21-02 .半導體器件或其部件的制造或處理
H01L21-64 .非專門適用于包含在H01L 31/00至H01L 51/00各組的單個器件所使用的除半導體器件之外的固體器件或其部件的制造或處理
H01L21-66 .在制造或處理過程中的測試或測量
H01L21-67 .專門適用于在制造或處理過程中處理半導體或電固體器件的裝置;專門適合于在半導體或電固體器件或部件的制造或處理過程中處理晶片的裝置
H01L21-70 .由在一共用基片內或其上形成的多個固態(tài)組件或集成電路組成的器件或其部件的制造或處理;集成電路器件或其特殊部件的制造





