[發(fā)明專利]蝕刻方法

有效

• 申請(qǐng)?zhí)枺?/td>: 201610913373.7
• 申請(qǐng)日: 2016-10-20
• 公開（公告）號(hào): CN107968045B
• 公開（公告）日: 2020-11-10
• 發(fā)明（設(shè)計(jì)）人: 馮立偉;王嫈喬;林裕杰;蔡綜穎;何建廷
• 申請(qǐng)（專利權(quán)）人: 聯(lián)華電子股份有限公司;福建省晉華集成電路有限公司
• 主分類號(hào): H01L21/027
• 分類號(hào): H01L21/027
• 代理公司: 北京市柳沈律師事務(wù)所 11105
• 代理人: 陳小雯

本發(fā)明公開一種蝕刻方法，包括下列步驟。首先，提供一基底，基底上定義有第一區(qū)以及與第一區(qū)相鄰的第二區(qū)。于基底上形成一材料層，并于材料層上形成一圖案化掩模。圖案化掩模包括一第一部與一第二部。第一部覆蓋位于第一區(qū)的材料層。第二部對(duì)應(yīng)第二區(qū)，且第二部包括一格狀結(jié)構(gòu)。格狀結(jié)構(gòu)包括多個(gè)開口與多個(gè)遮蔽部。各開口暴露出的位于第二區(qū)的材料層。各遮蔽部位于相鄰的開口之間，且各遮蔽部覆蓋的位于第二區(qū)的材料層。進(jìn)行一等向性蝕刻，用以移除被開口所暴露的材料層以及被遮蔽部所覆蓋的材料層。

技術(shù)領(lǐng)域

本發(fā)明涉及一種蝕刻方法，尤其是涉及一種改善蝕刻均勻性的蝕刻方法。

背景技術(shù)

隨著科技進(jìn)步，集成電路制作工藝技術(shù)也隨之不斷精進(jìn)，因此各種電子電路可集積/成形于單一芯片上。制造芯片的半導(dǎo)體制作工藝包括許多步驟，例如形成薄膜的沉積制作工藝、形成圖案化光致抗蝕劑的光致抗蝕劑涂布、曝光與顯影制作工藝以及對(duì)薄膜進(jìn)行圖案化的蝕刻制作工藝等。蝕刻制作工藝大體上可區(qū)分為等向性(isotropic)蝕刻以及非等向性(anisotropic)蝕刻。一般來說，非等向性蝕刻由于對(duì)于臨界尺度(criticaldimension，CD)的控制度較佳，故較常應(yīng)用于圖案化較微小或/及CD控制精準(zhǔn)度要求較高的部件。相對(duì)來說，等向性蝕刻一般具有較高的蝕刻選擇比、較高的蝕刻速率等優(yōu)點(diǎn)，所以也為集成電路制作工藝中常被使用的蝕刻方法。在等向性蝕刻進(jìn)行時(shí)，為了確保蝕刻效果，往往必須些許增加蝕刻時(shí)間而產(chǎn)生過蝕刻(over etching)的效果。然而，在此過蝕刻的狀況下，會(huì)造成被掩模(例如光致抗蝕劑)覆蓋的材料層發(fā)生側(cè)向蝕刻現(xiàn)象，而此側(cè)向蝕刻現(xiàn)象會(huì)受到例如地形起伏狀況等因素而產(chǎn)生差異，進(jìn)而造成蝕刻均勻性不佳等問題而導(dǎo)致制作工藝上的不良影響。

發(fā)明內(nèi)容

本發(fā)明提供了一種蝕刻方法，利用具有格狀結(jié)構(gòu)的圖案化掩模來進(jìn)行等向性蝕刻，用等向性蝕刻移除被圖案化掩模的格狀結(jié)構(gòu)覆蓋的材料層，由此達(dá)到提升蝕刻均勻性的效果。

根據(jù)本發(fā)明的一實(shí)施例，本發(fā)明提供一種蝕刻方法，包括下列步驟。首先，提供一基底，基底上定義有一第一區(qū)以及與第一區(qū)相鄰的一第二區(qū)。于基底上形成一材料層，并于材料層上形成一圖案化掩模。圖案化掩模包括一第一部以及一第二部。第一部覆蓋位于第一區(qū)的材料層。第二部對(duì)應(yīng)第二區(qū)，且第二部包括一格狀結(jié)構(gòu)。格狀結(jié)構(gòu)包括多個(gè)開口以及多個(gè)遮蔽部。各開口暴露出的的位于第二區(qū)的材料層。各遮蔽部位于相鄰的開口之間，且各遮蔽部覆蓋的位于第二區(qū)的材料層。然后，進(jìn)行一等向性蝕刻，用以移除被開口所暴露的材料層以及被遮蔽部所覆蓋的材料層。

附圖說明

圖1與圖2為本發(fā)明第一實(shí)施例的蝕刻方法的示意圖，其中

圖2為圖1之后的狀況示意圖；

圖3至圖9為本發(fā)明第二實(shí)施例的蝕刻方法的示意圖，其中

圖4為圖3之后的狀況示意圖；

圖5為沿圖4中的剖線A-A’所繪示的剖視示意圖；

圖6為圖4之后的狀況示意圖；

圖7為圖5之后的狀況示意圖；

圖8為圖案化掩模的開口與基底上的導(dǎo)線的對(duì)應(yīng)狀況示意圖；

圖9為沿圖8中的剖線B-B’所繪示的剖視示意圖；

圖10至圖12為本發(fā)明第三實(shí)施例的蝕刻方法的示意圖，其中

圖11為圖10之后的狀況示意圖；

圖12為圖案化掩模的開口與基底上的導(dǎo)線的對(duì)應(yīng)狀況示意圖；

圖13為本發(fā)明第四實(shí)施例的蝕刻方法的示意圖；

圖14為本發(fā)明第五實(shí)施例的蝕刻方法的示意圖。

主要元件符號(hào)說明