[發明專利]鰭式場效應管及其形成方法

有效

• 申請號: 201610908755.0
• 申請日: 2016-10-18
• 公開（公告）號: CN107958935B
• 公開（公告）日: 2020-11-27
• 發明（設計）人: 李勇
• 申請（專利權）人: 中芯國際集成電路制造(上海)有限公司;中芯國際集成電路制造(北京)有限公司
• 主分類號: H01L29/78
• 分類號: H01L29/78;H01L21/336
• 代理公司: 北京集佳知識產權代理有限公司 11227
• 代理人: 高靜;吳敏

一種鰭式場效應管及其形成方法，形成方法包括：提供基底以及凸出于基底上的鰭部，在垂直于基底表面且沿所述鰭部底部指向頂部的方向上，所述鰭部在沿垂直于所述鰭部延伸方向上的寬度尺寸逐漸減小；在基底上形成橫跨所述鰭部的柵極結構，所述柵極結構覆蓋鰭部的部分頂部和側壁；刻蝕位于柵極結構兩側的部分厚度的鰭部，在柵極結構兩側的鰭部內形成凹槽，且在沿鰭部延伸方向上所述凹槽底部寬度尺寸小于凹槽頂部寬度尺寸；形成填充滿凹槽的源漏外延摻雜層，所述源漏外延摻雜層內摻雜有P型離子或者N型離子。本發明克服了鰭部側壁表面傾斜造成的柵極結構對源極區以及漏極區底部對應的溝道區控制能力差的問題，改善了形成的鰭式場效應管的電學性能。

技術領域

本發明涉及半導體制造技術領域，特別涉及一種鰭式場效應管及其形成方法。

背景技術

隨著半導體工藝技術的不斷發展，半導體工藝節點遵循摩爾定律的發展趨勢不斷減小。為了適應工藝節點的減小，不得不不斷縮短MOSFET場效應管的溝道長度。溝道長度的縮短具有增加芯片的管芯密度，增加MOSFET場效應管的開關速度等好處。

然而，隨著器件溝道長度的縮短，器件源極與漏極間的距離也隨之縮短，這樣一來柵極對溝道的控制能力變差，柵極電壓夾斷(pinch off)溝道的難度也越來越大，使得亞閾值漏電(subthreshold leakage)現象，即所謂的短溝道效應(SCE：short-channeleffects)更容易發生。

因此，為了更好的適應器件尺寸按比例縮小的要求，半導體工藝逐漸開始從平面MOSFET晶體管向具有更高功效的三維立體式的晶體管過渡，如鰭式場效應管(FinFET)。FinFET中，柵至少可以從兩側對超薄體(鰭部)進行控制，具有比平面MOSFET器件強得多的柵對溝道的控制能力，能夠很好的抑制短溝道效應；且FinFET相對于其他器件，具有更好的現有的集成電路制作技術的兼容性。

然而，現有技術形成的鰭式場效應管的性能有待進一步提高。

發明內容

本發明解決的問題是提供一種鰭式場效應管及其形成方法，提高鰭式場效應管的電學性能。

為解決上述問題，本發明提供一種鰭式場效應管的形成方法，包括：提供基底以及凸出于所述基底上的鰭部，在垂直于所述基底表面且沿所述鰭部底部指向頂部的方向上，所述鰭部在沿垂直于所述鰭部延伸方向上的寬度尺寸逐漸減小；在所述基底上形成橫跨所述鰭部的柵極結構，所述柵極結構覆蓋鰭部的部分頂部和側壁；刻蝕位于所述柵極結構兩側的部分厚度的鰭部，在所述柵極結構兩側的鰭部內形成凹槽，且在沿所述鰭部延伸方向上所述凹槽底部寬度尺寸小于凹槽頂部寬度尺寸；形成填充滿所述凹槽的源漏外延摻雜層，所述源漏外延摻雜層內摻雜有P型離子或者N型離子。

可選的，采用選擇性外延工藝形成所述源漏外延摻雜層。

可選的，形成所述源漏外延摻雜層的方法包括：在選擇性外延工藝過程中，原位摻雜P型離子或者N型離子，形成所述源漏外延摻雜層。

可選的，在形成所述源漏外延摻雜層之后，還包括：對所述源漏外延摻雜層進行摻雜處理，所述摻雜處理的摻雜離子類型與所述源漏外延摻雜層的摻雜離子類型相同。

可選的，所述摻雜處理的摻雜深度小于或等于所述凹槽深度的1/3。

可選的，還包括，對所述摻雜處理后的源漏外延摻雜層進行退火處理。

可選的，在垂直于所述基底表面且沿所述凹槽底部指向頂部的方向上，所述凹槽在沿鰭部延伸方向上的寬度尺寸逐漸增加。

可選的，在垂直于所述基底表面且平行于鰭部延伸方向的剖面上，所述凹槽的剖面形狀為倒梯形。

可選的，在垂直于所述基底表面且平行于鰭部延伸方向的剖面上，所述凹槽的剖面形狀為倒三角形。