[發(fā)明專利]輸出緩沖裝置在審
| 申請?zhí)枺?/td> | 201610903064.1 | 申請日： | 2016-10-17 |
| 公開（公告）號： | CN107666310A | 公開（公告）日： | 2018-02-06 |
| 發(fā)明（設(shè)計）人： | 洪浩偉;葉松銚 | 申請（專利權(quán)）人： | 奕力科技股份有限公司 |
| 主分類號： | H03K19/0185 | 分類號： | H03K19/0185;G09G3/36 |
| 代理公司： | 北京同立鈞成知識產(chǎn)權(quán)代理有限公司11205 | 代理人： | 馬雯雯,臧建明 |
| 地址： | 中國臺灣新竹縣*** | 國省代碼： | 臺灣;71 |
| 權(quán)利要求書： | 查看更多 | 說明書： | 查看更多 |
| 摘要： | |||
| 搜索關(guān)鍵詞： | 輸出 緩沖 裝置 | ||
1.一種輸出緩沖裝置，其特征在于，包括：
第一運算放大器，所述第一運算放大器的正輸入端用以接收第一輸入信號；
第一輸出級電路，依據(jù)所述第一運算放大器的輸出端的輸出電壓提供落于第一電壓范圍內(nèi)的輸出電壓；
第二輸出級電路，依據(jù)所述第一運算放大器的輸出端的輸出電壓提供落于第二電壓范圍內(nèi)的輸出電壓，其中所述第一輸出級電路耦接所述第二輸出級電路的輸出端且耦接至所述第一運算放大器的負輸入端；
第一開關(guān)電路，耦接于所述第一運算放大器的輸出端與所述第一輸出級電路之間；以及
第二開關(guān)電路，耦接于所述第一運算放大器的輸出端與所述第二輸出級電路之間，所述第一開關(guān)電路與所述第二開關(guān)電路分別受控于第一控制信號與第二控制信號，以決定是否將所述第一運算放大器的輸出端連接至所述第一輸出級電路或?qū)⑺龅谝贿\算放大器的輸出端連接至所述第二輸出級電路。
2.根據(jù)權(quán)利要求1所述的輸出緩沖裝置，其特征在于，所述第一輸出級電路包括：
第一P型晶體管，耦接于第一電源電壓與所述第一輸出級電路的輸出端的輸出端之間，所述第一P型晶體管的柵極耦接所述第一開關(guān)電路；以及
第一N型晶體管，耦接于所述第一輸出級電路的輸出端與一第二電源電壓之間，所述第一N型晶體管的柵極耦接所述第一開關(guān)電路。
3.根據(jù)權(quán)利要求2所述的輸出緩沖裝置，其特征在于，所述第一控制信號包括第一切換控制信號與第一反相切換控制信號，所述第一開關(guān)電路包括：
第一傳輸門，耦接于所述第一運算放大器的輸出端與所述第一P型晶體管的柵極之間；
第二傳輸門，耦接于所述第一運算放大器的輸出端與所述第一N型晶體管的柵極之間，所述第一傳輸門與所述第二傳輸門受控于所述第一切換控制信號與所述第一反相切換控制信號而同時被導(dǎo)通或關(guān)閉；
第二P型晶體管，耦接于所述第一電源電壓與所述第一P型晶體管的柵極之間，所述第二P型晶體管的柵極接收所述第一切換控制信號；以及
第二N型晶體管，耦接于所述第一N型晶體管的柵極與所述第二電源電壓之間，所述第二N型晶體管的柵極接收所述第一反相切換控制信號。
4.根據(jù)權(quán)利要求2所述的輸出緩沖裝置，其特征在于，所述第二輸出級電路包括：
第二P型晶體管，耦接于第三電源電壓與所述第二輸出級電路的輸出端之間，所述第二P型晶體管的柵極耦接所述第二開關(guān)電路；以及
第二N型晶體管，耦接于所述第二輸出級電路的輸出端與第四電源電壓之間，所述第二N型晶體管的柵極耦接所述第二開關(guān)電路。
5.根據(jù)權(quán)利要求4所述的輸出緩沖裝置，其特征在于，所述第二控制信號包括第二切換控制信號與第二反相切換控制信號，所述第二開關(guān)電路包括：
第一傳輸門，耦接于所述第一運算放大器的輸出端與所述第二P型晶體管的柵極之間；
第二傳輸門，耦接于所述第一運算放大器的輸出端與所述第二N型晶體管的柵極之間，所述第一傳輸門與所述第二傳輸門受控于所述第二切換控制信號與所述第二反相切換控制信號而同時被導(dǎo)通或關(guān)閉；
第三P型晶體管，耦接于所述第三電源電壓與所述第二P型晶體管的柵極之間，所述第三P型晶體管的柵極接收所述第二切換控制信號；以及
第三N型晶體管，耦接于所述第二N型晶體管的柵極與所述第四電源電壓之間，所述第三N型晶體管的柵極接收所述第二反相切換控制信號。
6.根據(jù)權(quán)利要求4所述的輸出緩沖裝置，其特征在于，所述第一電源電壓大于所述第二電源電壓，所述第三電源電壓大于所述第四電源電壓。
7.根據(jù)權(quán)利要求1-6任一項所述的輸出緩沖裝置，其特征在于，還包括：
第二運算放大器；
切換電路，耦接所述第一運算放大器與所述第二運算放大器的正輸入端，接收所述第一輸入信號與一第二輸入信號，受控于一選擇信號切換輸出至所述第一運算放大器與所述第二運算放大器的正輸入端的信號；
第三輸出級電路，依據(jù)所述第二運算放大器的輸出端的輸出電壓提供落于所述第一電壓范圍內(nèi)的輸出電壓；
第四輸出級電路，依據(jù)所述第二運算放大器的輸出端的輸出電壓提供落于所述第二電壓范圍內(nèi)的輸出電壓，其中所述第三輸出級電路耦接所述第四輸出級電路的輸出端相互耦接且耦接至所述第二運算放大器的負輸入端；
第三開關(guān)電路，耦接于所述第二運算放大器的輸出端與所述第三輸出級電路之間；以及
第四開關(guān)電路，耦接于所述第二運算放大器的輸出端與所述第四輸出級電路之間，所述第三開關(guān)電路與所述第四開關(guān)電路分別受控于第三控制信號與第四控制信號，以決定是否將所述第二運算放大器的輸出端連接至所述第三輸出級電路或?qū)⑺龅诙\算放大器的輸出端連接至所述第四輸出級電路。
該專利技術(shù)資料僅供研究查看技術(shù)是否侵權(quán)等信息，商用須獲得專利權(quán)人授權(quán)。該專利全部權(quán)利屬于奕力科技股份有限公司，未經(jīng)奕力科技股份有限公司許可，擅自商用是侵權(quán)行為。如果您想購買此專利、獲得商業(yè)授權(quán)和技術(shù)合作，請聯(lián)系【客服】
本文鏈接：http://www.szxzyx.cn/pat/books/201610903064.1/1.html，轉(zhuǎn)載請聲明來源鉆瓜專利網(wǎng)。
