[發明專利]一種通過觸發器產生脈沖的半雙工RFID振蕩維持電路有效
| 申請號: | 201610890170.0 | 申請日: | 2016-10-11 |
| 公開(公告)號: | CN106650876B | 公開(公告)日: | 2019-07-09 |
| 發明(設計)人: | 張千文;吳邊;韓富強 | 申請(專利權)人: | 卓捷創芯科技(深圳)有限公司 |
| 主分類號: | G06K19/07 | 分類號: | G06K19/07 |
| 代理公司: | 暫無信息 | 代理人: | 暫無信息 |
| 地址: | 518067 廣東省深圳市南山區*** | 國省代碼: | 廣東;44 |
| 權利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關鍵詞: | 一種 通過 觸發器 產生 脈沖 雙工 rfid 振蕩 維持 電路 | ||
1.一種通過觸發器產生脈沖的半雙工RFID振蕩維持電路,包括并聯連接于第一天線端與第二天線端之間的諧振電感與諧振電容,所述諧振電感與諧振電容組成諧振電路耦合外部磁場產生交流電流,并將該交流電流輸入至整流電路,所述整流電路輸出端連接至儲能電容和內部電路,其特征在于,所述第一天線端連接至觸發電路,作為所述觸發電路的輸入端,觸發電路的電源端通過串聯連接的開關單元和電阻連接至所述第一天線端,所述觸發電路的輸出端連接至所述開關單元的控制端,所述觸發電路用于采樣天線端的信號,產生脈寬可自適應調整的矩形波信號以控制所述開關單元斷開或閉合,當開關單元閉合時,形成從所述儲能電容至LC諧振回路的充電電流回路。
2.根據權利要求1所述的振蕩維持電路,其特征在于,所述開關單元為第一開關,所述第一開關的輸入端連接至所述電阻,所述第一開關的電源端接電源,第一開關的控制端連接至所述觸發電路的輸出端。
3.根據權利要求1所述的振蕩維持電路,其特征在于,所述開關單元為第一P型MOS管或者是第一復合開關中的任意一種,
當所述開關單元為第一P型MOS管時,所述第一P型MOS管源極連接至電源作為所述開關單元的電源端,漏極連接至所述電阻作為所述開關單元的輸入端,柵極連接至所述觸發電路的輸出端,作為所述開關單元的控制端;
當所述開關單元為第一復合開關時,所述第一復合開關包括并聯連接的第二N型MOS管和第二P型MOS管,所述第二N型MOS管漏極連接至所述第二P型MOS管源極并連接至電源作為所述第一復合開關的電源端,所述第二N型MOS管源極連接至所述第二P型MOS管漏極并連接至電阻作為所述第一復合開關的輸入端,所述第二P型MOS管柵極連接至所述觸發電路的輸出端,作為所述第一復合開關的第一控制端,所述第二N型MOS管柵極通過反相器連接至所述觸發電路的輸出端,作為所述第一復合開關的第二控制端。
4.根據權利要求1所述的振蕩維持電路,其特征在于,所述觸發電路包括由第四P型MOS管、第五P型MOS管、第六P型MOS管和第四N型MOS管、第五N型MOS管、第六N型MOS管組成的施密特電路,以及由第九P型MOS管和第九N型MOS管組成的反相器、第十P型MOS管和第十N型MOS管組成的反相器,所述第四P型MOS管源極連接至第一閾值單元,作為所述第一閾值單元的輸入端,所述第一閾值單元的輸出端連接至所述第六N型MOS管的漏極端,所述第六P型MOS管漏極連接至第二閾值單元,作為所述第二閾值單元的輸入端,所述第二閾值單元的輸出端接地。
5.根據權利要求4所述的振蕩維持電路,其特征在于,所述第一閾值單元為至少一個串聯連接的二極管,或者是至少一個串聯連接的P型MOS管,或者是至少一個串聯連接的N型MOS管,
所述至少一個二極管中,任一二極管陰極端與相鄰二極管陽極端連接形成串聯結構,第一個二極管陽極端連接至第四P型MOS管源極,作為所述第一閾值單元的輸入端,最后一個二極管陰極端連接至第六N型MOS管的漏極,作為所述第一閾值單元的輸出端;
所述至少一個P型MOS管中,任一P型MOS管漏極端與相鄰P型MOS管的源極端連接形成串聯結構,第一個所述P型MOS管的源極連接至第四P型MOS管源極,作為所述第一閾值單元的輸入端,最后一個P型MOS管的漏極連接至第六N型MOS管的漏極,作為所述第一閾值單元的輸出端,各P型MOS管的柵極均與漏極相連;
所述至少一個N型MOS管中,任一N型MOS管源極端與相鄰N型MOS管的漏極端連接形成串聯結構,第一個所述N型MOS管的漏極連接至第四P型MOS管源極,作為所述第一閾值單元的輸入端,最后一個N型MOS管的源極連接至第六N型MOS管的漏極,作為所述第一閾值單元的輸出端,各N型MOS管的柵極均與漏極相連。
6.根據權利要求4所述的振蕩維持電路,其特征在于,所述第二閾值單元為至少一個串聯連接的二極管,或者是至少一個串聯連接的P型MOS管,或者是至少一個串聯連接的N型MOS管,
所述至少一個二極管中,任一二極管陰極端與相鄰二極管陽極端連接形成串聯結構,第一個二極管陽極端連接至第六P型MOS管漏極,作為所述第二閾值單元的輸入端,最后一個二極管陰極端接地,作為所述第二閾值單元的輸出端;
所述至少一個P型MOS管中,任一P型MOS管漏極端與相鄰P型MOS管的源極端連接形成串聯結構,第一個所述P型MOS管的源極連接至第六P型MOS管漏極,作為所述第二閾值單元的輸入端,最后一個P型MOS管的漏極接地,作為所述第二閾值單元的輸出端,各P型MOS管的柵極均與漏極相連;
所述至少一個N型MOS管中,任一N型MOS管源極端與相鄰N型MOS管的漏極端連接形成串聯結構,第一個所述N型MOS管的漏極連接至第六P型MOS管漏極,作為所述第二閾值單元的輸入端,最后一個N型MOS管的源極接地,作為所述第二閾值單元的輸出端,各N型MOS管的柵極均與漏極相連。
該專利技術資料僅供研究查看技術是否侵權等信息,商用須獲得專利權人授權。該專利全部權利屬于卓捷創芯科技(深圳)有限公司,未經卓捷創芯科技(深圳)有限公司許可,擅自商用是侵權行為。如果您想購買此專利、獲得商業授權和技術合作,請聯系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/201610890170.0/1.html,轉載請聲明來源鉆瓜專利網。





