[發明專利]隔離結構的形成方法及半導體器件的形成方法

在審

• 申請號: 201610875360.5
• 申請日: 2016-09-30
• 公開（公告）號: CN107887322A
• 公開（公告）日: 2018-04-06
• 發明（設計）人: 禹國賓;徐小平
• 申請（專利權）人: 中芯國際集成電路制造（上海）有限公司;中芯國際集成電路制造（北京）有限公司
• 主分類號: H01L21/762
• 分類號: H01L21/762;H01L21/8238;H01L29/78
• 代理公司: 上海思微知識產權代理事務所(普通合伙)31237
• 代理人: 屈蘅,李時云

技術領域

本發明涉及半導體制造技術領域，特別涉及一種隔離結構的形成方法以及半導體器件的形成方法。

背景技術

在半導體集成電路的制造過程中，通常采用隔離結構使形成在襯底上的各個元件之間相互隔離。隨著半導體技術的不斷發展，淺溝槽隔離(Shallow Trench Isolation，STI)技術由于其所形成的隔離結構的隔離效果好、制作工藝簡單及表面平坦化好等優點而成為半導體器件的主要隔離技術。

圖1a‐1c為現有的隔離結構的形成方法的步驟示意圖，即，目前形成淺溝槽隔離結構的方法通常包括：

首先，參考圖1a所示，于硅襯底10中形成溝槽11；

然后，參考圖1b所示，于所述溝槽11的側壁和底部上形成襯底氧化層12；

最后，參考圖1c所示，于所述襯底氧化層12上形成一填充所述溝槽11的絕緣介質層13，以形成所述隔離結構。

通過所述襯底氧化層12可有效改善溝槽11與后續填充于所述溝槽11內的絕緣介質層13之間的界面特性。然而，由于所形成的襯底氧化層12具有壓縮應力，其可提高PMOS晶體管的形成，但是對于NMOS晶體管而言是極為不利的，其會對NMOS晶體管的溝道區域施加壓應力，從而導致N型溝道的載流子遷移率下降，進而影響所述NMOS晶體管的性能。

發明內容

本發明的目的在于提供一種隔離結構的形成方法及半導體器件的形成方法，以解決現有的隔離結構中由于形成有壓應力膜而導致NMOS晶體管的溝道載流子遷移率下降的問題。

為解決上述技術問題，本發明提供一種隔離結構的形成方法，包括：

提供半導體襯底，所述半導體襯底上具有源區和隔離區，于所述隔離區上形成隔離溝槽；

至少對所述隔離溝槽靠近有源區一側的部分側壁依次執行氮化工藝和氧化工藝，以形成氮氧化層；

在所述隔離溝槽中填充絕緣介質層。

可選的，在隔離結構的形成方法中，所述氮化工藝為通過離子注入的方式于所述隔離溝槽的部分側壁中摻雜氮離子。

可選的，在隔離結構的形成方法中，通過傾斜離子注入的方式實現所述氮化工藝。

可選的，在在隔離結構的形成方法中，所述傾斜離子注入的傾斜角度為2°～60°。

可選的，在隔離結構的形成方法中，所述離子注入的注入能量為100eV～5000eV。

可選的，在隔離結構的形成方法中，所述離子注入的注入劑量為e13atoms/cm3～e16atoms/cm3。

可選的，所述隔離溝槽的形成方法包括：

于所述半導體襯底上形成圖形化的第一掩膜層，所述圖形化的第一掩膜層暴露出需形成隔離溝槽的區域；

利用所述第一掩膜層為掩膜蝕刻位于隔離區的半導體襯底，以形成所述隔離溝槽。

可選的，在隔離結構的形成方法中，所述第一掩膜層的材質為氮化硅。

可選的，所述隔離結構的形成方法還包括：在填充絕緣介質層之后，采用化學機械研磨工藝平坦化所述絕緣介質層。

可選的，在隔離結構的形成方法中，所述氧化工藝為濕氧化工藝或快速熱氧化工藝。

可選的，在隔離結構的形成方法中，所述氮化工藝為通過離子注入的方式于所述隔離溝槽的全部側壁中摻雜氮離子。

可選的，在隔離結構的形成方法中，所述氮化工藝為通過離子注入的方式于所述隔離溝槽的全部側壁以及底壁中摻雜氮離子。

可選的，在隔離結構的形成方法中，通過在所述隔離溝槽的不同方向上采用多次傾斜離子注入的方式實現氮化工藝。

本發明的又一目的在于，提供一種半導體器件的形成方法，包括：

提供一半導體襯底，所述半導體襯底包括用于形成PMOS晶體管的PMOS區以及用于形成NMOS晶體管的NMOS區，所述PMOS區與所述NMOS區中均形成有有源區和隔離區，所述PMOS區的隔離區中形成有第一溝槽，所述NMOS區的隔離區中形成有第二溝槽；

于所述半導體襯底上形成圖形化的第二掩膜層，所述圖形化的第二掩膜層覆蓋所述PMOS區并暴露出所述NMOS區；

至少對所述第二溝槽靠近有源區一側的側壁執行氮化工藝以形成一氮離子摻雜層，并采用氧化工藝使所述氮離子摻雜層轉變為氮氧化層；

在所述第二溝槽中填充絕緣介質層。

可選的，在半導體器件的形成方法中，所述氮化工藝為通過離子注入的方式于所述第二溝槽的部分側壁中摻雜氮離子。