[發(fā)明專利]一種由器件版圖生成剖面圖的方法

在審

• 申請(qǐng)?zhí)枺?/td>: 201610871899.3
• 申請(qǐng)日: 2016-09-30
• 公開（公告）號(hào): CN106649950A
• 公開（公告）日: 2017-05-10
• 發(fā)明（設(shè)計(jì)）人: 呂江萍
• 申請(qǐng)（專利權(quán)）人: 北方電子研究院安徽有限公司
• 主分類號(hào): G06F17/50
• 分類號(hào): G06F17/50
• 代理公司: 南京縱橫知識(shí)產(chǎn)權(quán)代理有限公司32224
• 代理人: 耿英,董建林

技術(shù)領(lǐng)域

本發(fā)明涉及集成電路版圖設(shè)計(jì)領(lǐng)域，尤其涉及一種由器件版圖生成剖面圖的方法。

背景技術(shù)

在集成電路版圖設(shè)計(jì)中，由若干種不同顏色的圖形代表不同的工藝層組合疊加形成器件，器件的版圖圖形是平面圖形，不是立體圖形，給沒有半導(dǎo)體器件技術(shù)背景的設(shè)計(jì)師在判斷器件的結(jié)構(gòu)方面存在困擾，一般設(shè)計(jì)師依據(jù)檢查文件對(duì)版圖設(shè)計(jì)進(jìn)行DRC、LVS檢查，保證設(shè)計(jì)規(guī)則和電路的正確性。一旦有一些復(fù)雜的器件圖形，而又由于檢查文件的原因而未檢查出來，很容易造成設(shè)計(jì)錯(cuò)誤，導(dǎo)致流片的失敗。中國(guó)專利CN103578930A“多重圖形化的掩膜層的形成方法、半導(dǎo)體結(jié)構(gòu)”，涉及光刻掩膜中減小側(cè)墻兩側(cè)側(cè)壁形貌，與本發(fā)明中版圖器件的剖面圖的形成是不同的；中國(guó)專利CN103279986A“三維水平地質(zhì)剖面圖制作方法及其用途”，涉及水平地質(zhì)剖面圖技術(shù)，與本發(fā)明中EDA設(shè)計(jì)領(lǐng)域的版圖設(shè)計(jì)的器件結(jié)構(gòu)是不同的。通常，器件的剖面圖能直觀的反映器件的結(jié)構(gòu)，保證設(shè)計(jì)的器件結(jié)構(gòu)正確，但需要精通器件結(jié)構(gòu)的設(shè)計(jì)師手工繪制，也不能顯示版圖中任意器件的剖面圖，給設(shè)計(jì)帶來不便。因此，在EDA設(shè)計(jì)領(lǐng)域的器件的版圖視圖中，快速的得到器件的剖面結(jié)構(gòu)圖，這些方法并沒有產(chǎn)生更好的作用。

發(fā)明內(nèi)容

針對(duì)上述問題，本發(fā)明提出了一種由器件版圖生成剖面圖的方法，根據(jù)相關(guān)工藝的器件版圖結(jié)構(gòu)，設(shè)置所用的層次和工藝參數(shù)，形成按一定比例的剖面圖，與器件的版圖視圖層次一一對(duì)應(yīng)，當(dāng)在版圖設(shè)計(jì)時(shí)如調(diào)用該器件的版圖，通過設(shè)置可查看該器件的剖面圖，并能顯示相關(guān)工藝參數(shù)，鼠標(biāo)點(diǎn)到就會(huì)顯示該器件的剖面圖，方便判斷器件的結(jié)構(gòu)、工藝參數(shù)、連接關(guān)系是否正確，便于分析判斷，提高設(shè)計(jì)效率和正確性。

為解決上述技術(shù)問題，本發(fā)明提供一種由器件版圖生成剖面圖的方法，其特征是，包括以下步驟：

1）設(shè)計(jì)器件版圖：設(shè)計(jì)或者調(diào)用器件的版圖；

2）設(shè)計(jì)生成剖面圖腳本文件：編寫生成剖面圖程序腳本section.il文件，包含識(shí)別器件常用圖層、常用圖層按比例的縮放顯示和器件的工藝參數(shù)選項(xiàng)，加入到.cdsinit文件中，并配置到Virtuoso軟件環(huán)境中；

3）配置生成剖面圖的選項(xiàng)：在生成剖面圖的相關(guān)選項(xiàng)里面進(jìn)行選擇，添加工藝參數(shù)；

4）器件版圖生成剖面圖：由器件版圖轉(zhuǎn)換生成對(duì)應(yīng)的器件的剖面圖，剖面圖與版圖視圖層次一一對(duì)應(yīng)，并按設(shè)定的比例顯示，同時(shí)顯示相關(guān)工藝參數(shù)。

所述器件為pmos管、nmos管、電阻或電容多種類型器件。

本發(fā)明所達(dá)到的有益效果：

本發(fā)明基于Skill語言的程序，通過由器件版圖生成剖面圖，省去了手工繪制器件剖面圖，能方便查看器件的結(jié)構(gòu)和相關(guān)工藝參數(shù)，及時(shí)判斷選擇的器件在結(jié)構(gòu)、工藝參數(shù)、連接關(guān)系正確性，很清晰地顯示了版圖與電路、工藝的一致性，提高設(shè)計(jì)效率和正確性。

附圖說明

圖1 為pmos器件的版圖平面圖形示意圖。

圖2 為pmos器件的版圖剖面圖的示意圖。

具體實(shí)施方式

以下結(jié)合附圖對(duì)本發(fā)明進(jìn)行詳細(xì)說明。

本實(shí)施例中，以某N阱0.18μm工藝的pmos器件為例進(jìn)行說明。

本發(fā)明是在Virtuoso軟件的基礎(chǔ)上進(jìn)行的擴(kuò)展功能開發(fā)。通過該軟件的Skill程序接口，可以實(shí)現(xiàn)軟件基本功能之外的一些擴(kuò)展功能，類似以該軟件為平臺(tái)的第三方應(yīng)用開發(fā)。該Skill程序的實(shí)施需要修改軟件的部分配置文件，以達(dá)到必須的運(yùn)行環(huán)境。

1.設(shè)計(jì)器件版圖：

設(shè)計(jì)或者調(diào)用一個(gè)pmos器件的版圖，見圖1中，一般形成一個(gè)pmos器件，需要N阱層1、N+注入層2、P+注入層3、多晶硅層4等層次，分別對(duì)應(yīng)pmos器件的襯底B、源漏S/D和柵G，一般源漏左右對(duì)稱，對(duì)一些特殊的高壓器件，采用源漏非對(duì)稱結(jié)構(gòu)；

2. 設(shè)計(jì)生成剖面圖腳本文件：

編寫生成剖面圖程序腳本section.il文件，包含識(shí)別半導(dǎo)體器件常用圖層、常用圖層按比例的縮放顯示和器件的工藝參數(shù)等選項(xiàng)，加入到.cdsinit中，并配置到Virtuoso軟件環(huán)境中；

如在.cdsinit中加入下列程序：

load “section.il” ；加載生成剖面圖程序；

3.配置生成剖面圖的選項(xiàng)：