[發(fā)明專利]與工作范圍相關(guān)的非易失性存儲器件有效
| 申請?zhí)枺?/td> | 201610851419.7 | 申請日: | 2016-09-26 |
| 公開(公告)號: | CN107293326B | 公開(公告)日: | 2020-11-27 |
| 發(fā)明(設(shè)計(jì))人: | 鄭會(huì)三 | 申請(專利權(quán))人: | 愛思開海力士有限公司 |
| 主分類號: | G11C16/26 | 分類號: | G11C16/26;G11C16/10;G11C16/30 |
| 代理公司: | 北京弘權(quán)知識產(chǎn)權(quán)代理事務(wù)所(普通合伙) 11363 | 代理人: | 李少丹;許偉群 |
| 地址: | 韓國*** | 國省代碼: | 暫無信息 |
| 權(quán)利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關(guān)鍵詞: | 工作范圍 相關(guān) 非易失性存儲器 | ||
1.一種非易失性存儲NVM器件,包括:
非易失性存儲單元;以及
感測電路,耦接到所述非易失性存儲單元的位線,
其中,所述感測電路使用反相器來實(shí)施,所述反相器包括耦接到電源電壓線的P溝道晶體管和耦接到地電壓的N溝道晶體管,
其中,所述P溝道晶體管的柵極耦接到地電壓,以及
其中,如果所述N溝道晶體管和所述P溝道晶體管二者都導(dǎo)通,則所述N溝道晶體管的電阻值小于所述P溝道晶體管的電阻值。
2.如權(quán)利要求1所述的NVM器件,其中,所述非易失性存儲單元被配置成包括耦接在所述位線與地電壓之間的單元晶體管。
3.如權(quán)利要求1所述的NVM器件,其中,所述非易失性存儲單元被配置成包括第一P溝道晶體管,所述第一P溝道晶體管具有耦接到地電壓的漏極、浮柵以及源極。
4.如權(quán)利要求3所述的NVM器件,其中,所述非易失性存儲單元還包括耦接在所述位線與所述第一P溝道晶體管之間的選擇晶體管。
5.如權(quán)利要求4所述的NVM器件,其中,所述選擇晶體管使用第二P溝道晶體管來實(shí)施,所述第二P溝道晶體管具有耦接到所述位線的源極、耦接到所述第一P溝道晶體管的所述源極的漏極以及輸入第一使能信號的柵極。
6.如權(quán)利要求1所述的NVM器件,還包括耦接在所述位線與所述電源電壓線之間的電阻式負(fù)載部分。
7.如權(quán)利要求6所述的NVM器件,其中,所述電阻式負(fù)載部分使用第三P溝道晶體管來實(shí)施,所述第三P溝道晶體管具有耦接到所述電源電壓線的源極、耦接到所述位線的漏極以及輸入第二使能信號的柵極。
8.如權(quán)利要求7所述的NVM器件,其中,所述第三P溝道晶體管根據(jù)施加給所述電源電壓線的電源電壓的電壓電平和所述第二使能信號的電壓電平而工作在線性區(qū)或飽和區(qū)。
9.如權(quán)利要求7所述的NVM器件,
其中,所述電阻式負(fù)載部分還包括被配置成產(chǎn)生所述第二使能信號的第二使能信號發(fā)生器;以及
其中,所述第二使能信號的電壓電平根據(jù)施加給所述電源電壓線的電源電壓而變化。
10.如權(quán)利要求9所述的NVM器件,
其中,當(dāng)所述電源電壓具有高電平時(shí),所述第二使能信號被產(chǎn)生為具有允許所述第三P溝道晶體管工作在線性區(qū)的電壓電平;以及
其中,當(dāng)所述電源電壓具有低電平時(shí),所述第二使能信號被產(chǎn)生為具有允許所述第三P溝道晶體管工作在飽和區(qū)的電壓電平。
11.如權(quán)利要求9所述的NVM器件,其中,所述第二使能信號從所述第二使能信號發(fā)生器來產(chǎn)生而具有在所述電源電壓的30%到70%的范圍之內(nèi)的電壓電平。
12.如權(quán)利要求11所述的NVM器件,其中,所述第二使能信號被產(chǎn)生為具有對應(yīng)于所述電源電壓的50%的電壓電平。
13.如權(quán)利要求9所述的NVM器件,
其中,所述第二使能信號發(fā)生器使用分電壓偏置電路來實(shí)施;
其中,所述分電壓偏置電路包括串聯(lián)耦接在所述電源電壓線與地電壓之間的第一電阻器和第二電阻器;以及
其中,所述分電壓偏置電路還包括從所述第一電阻器與所述第二電阻器之間的節(jié)點(diǎn)分支出的輸出線。
14.如權(quán)利要求13所述的NVM器件,其中,所述第一電阻器與所述第二電阻器具有基本上相同的電阻值。
15.如權(quán)利要求1所述的NVM器件,
其中,所述N溝道晶體管具有耦接到與所述位線連接的感測輸入線的柵極、耦接到地電壓的源極以及耦接到感測輸出線的漏極;以及
其中,所述P溝道晶體管的源極和漏極分別耦接到所述電源電壓線和所述感測輸出線。
該專利技術(shù)資料僅供研究查看技術(shù)是否侵權(quán)等信息,商用須獲得專利權(quán)人授權(quán)。該專利全部權(quán)利屬于愛思開海力士有限公司,未經(jīng)愛思開海力士有限公司許可,擅自商用是侵權(quán)行為。如果您想購買此專利、獲得商業(yè)授權(quán)和技術(shù)合作,請聯(lián)系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/201610851419.7/1.html,轉(zhuǎn)載請聲明來源鉆瓜專利網(wǎng)。
- 處理器、存儲器、計(jì)算機(jī)系統(tǒng)、系統(tǒng)LSI及其驗(yàn)證方法
- 半導(dǎo)體器件和IC卡
- 安全的非易失性存儲器裝置以及對其中的數(shù)據(jù)進(jìn)行保護(hù)的方法
- 非易失性存儲器數(shù)據(jù)寫入方法、存儲系統(tǒng)及其控制器
- 對系統(tǒng)進(jìn)行配置的方法、計(jì)算系統(tǒng)以及物品
- 非易失性存儲器接口
- 對存儲器設(shè)備中的非易失性存儲器和易失性存儲器進(jìn)行同時(shí)存取的技術(shù)
- 存儲裝置
- 控制非易失性存儲器器件的初始化的方法以及存儲器系統(tǒng)
- 非易失性存儲器的檢測方法及相關(guān)設(shè)備





