[發明專利]接觸SOI襯底

有效

• 申請號: 201610836535.1
• 申請日: 2016-09-21
• 公開（公告）號: CN107026176B
• 公開（公告）日: 2020-10-16
• 發明（設計）人: C·豪夫;I·洛倫茨;M·滋爾;U·亨澤爾;N·加恩
• 申請（專利權）人: 格羅方德半導體公司
• 主分類號: H01L27/12
• 分類號: H01L27/12;H01L21/84
• 代理公司: 北京戈程知識產權代理有限公司 11314
• 代理人: 程偉;王錦陽

1.一種集成電路，包括：

半導體塊體襯底；

埋置氧化物層，形成于該半導體塊體襯底上；

多個單元，各單元具有晶體管裝置，形成于該埋置氧化物層上方；

多條柵極電極線，穿過該多個單元并為該單元的該晶體管裝置提供柵極電極；以及

多個連接單元，經配置以電性接觸該半導體塊體襯底并被布置于與具有該晶體管裝置的該多個單元下方或上方的位置不同的位置，

其中，該多個連接單元的至少其中一個被布置于埋置邊界單元之間，與該柵極電極線相比具有較大寬度的邊界柵極電極線穿過該埋置邊界單元；

其中，該埋置邊界單元形成于另外的標準單元規則網格內。

2.如權利要求1所述的集成電路，其中，該半導體塊體襯底包括與該多個連接單元的其中一個關聯的N摻雜區或P摻雜區的至少其中一個，該N摻雜區或該P摻雜區的該至少其中一個并經由形成于該埋置氧化物層中的開口中的接觸通過該多個連接單元的該其中一個與偏壓電壓源電性連接。

3.如權利要求1所述的集成電路，其中，該多個連接單元被布置于與具有該晶體管裝置的該多個單元的列平行的至少一列中，以使該連接單元在該至少一列中彼此相鄰設置。

4.如權利要求1所述的集成電路，還包括邊界單元，其被布置于鄰近該多個單元的最外單元，該邊界單元并具有寬度大于穿過具有該晶體管裝置的該多個單元的柵極電極線的寬度的柵極電極線。

5.如權利要求1所述的集成電路，其中，該埋置氧化物層及該半導體塊體襯底是全耗盡絕緣體上硅襯底的部分。

6.如權利要求1所述的集成電路，其中，該柵極電極線至少部分由多晶硅材料制成。

7.一種集成電路，包括：

標準單元網格，各標準單元具有構建于全耗盡絕緣體上硅襯底上的場效應晶體管；

多個連接單元，經配置以為該場效應晶體管的至少其中一些提供反偏壓；以及

其中，該連接單元的至少其中一些不構建于該標準單元網格的標準單元上方或下方；

埋置邊界單元，在其之間布置該連接單元；

第一多晶硅線，穿過該標準單元；以及

第二多晶硅線，穿過該埋置邊界單元；

其中，該第二多晶硅線具有大于該第一多晶硅線的寬度的寬度；

其中，該埋置邊界單元形成于另外的標準單元規則網格內。

8.如權利要求7所述的集成電路，其中，該全耗盡絕緣體上硅襯底具有具有N摻雜區及P摻雜區的塊體襯底以及形成于該塊體襯底上方的埋置氧化物層，以及其中，接觸被形成為穿過該埋置氧化物層并抵達該N摻雜區及P摻雜區，從而允許該反偏壓。

9.如權利要求7所述的集成電路，其中，為該場效應晶體管提供柵極電極的多晶硅線穿過該標準單元。

10.如權利要求7所述的集成電路，其中，該連接單元的至少其中一些被打破該標準單元網格的規則性的埋置邊界單元包圍。

11.如權利要求7所述的集成電路，還包括：

邊界單元，鄰近布置于該標準單元的最外單元；以及

第三多晶硅線，穿過該邊界單元；

其中，該第三多晶硅線具有大于該第一多晶硅線的寬度的寬度。

12.如權利要求7所述的集成電路，其中，該場效應晶體管形成于該全耗盡絕緣體上硅襯底的半導體層上，且該場效應晶體管包括以金屬材料及多晶硅材料形成于該半導體層上方的柵極電極，以及其中，該多晶硅材料形成為穿過該標準單元網格的多晶硅柵極線。