[發(fā)明專利]單層多晶硅非易失性存儲單元

有效

• 申請?zhí)枺?/td>: 201610829102.3
• 申請日: 2016-09-18
• 公開（公告）號: CN107093456B
• 公開（公告）日: 2020-09-22
• 發(fā)明（設(shè)計）人: 崔光一;樸圣根;金南潤
• 申請（專利權(quán)）人: 愛思開海力士有限公司
• 主分類號: G11C16/04
• 分類號: G11C16/04;G11C16/10;G11C16/14;G11C16/26;H01L27/11521
• 代理公司: 北京弘權(quán)知識產(chǎn)權(quán)代理事務(wù)所(普通合伙) 11363
• 代理人: 李少丹;許偉群

1.一種單層多晶硅非易失性存儲單元，包括：

第一P型阱區(qū)和第二P型阱區(qū)，所述第一P型阱區(qū)和所述第二P型阱區(qū)設(shè)置在N型半導(dǎo)體區(qū)中且彼此間隔開，其中，第一有源區(qū)、第二有源區(qū)和第三有源區(qū)形成在第一P型阱區(qū)中且彼此間隔開，其中，第四有源區(qū)形成在第二P型阱區(qū)中；

第一N⁺型結(jié)區(qū)和第二N⁺型結(jié)區(qū)，所述第一N⁺型結(jié)區(qū)和所述第二N⁺型結(jié)區(qū)設(shè)置在第一有源區(qū)中且通過耦合/溝道區(qū)而彼此間隔開；

第三N⁺型結(jié)區(qū)和第四N⁺型結(jié)區(qū)，所述第三N⁺型結(jié)區(qū)和所述第四N⁺型結(jié)區(qū)設(shè)置在第二有源區(qū)中且通過溝道區(qū)而彼此間隔開；

第一P⁺接觸區(qū)，設(shè)置在第三有源區(qū)中；

第二P⁺接觸區(qū)，耦接到第四有源區(qū)中的隧道區(qū)；

讀取選擇柵極層，設(shè)置在溝道區(qū)之上；

浮柵層，設(shè)置在耦合/溝道區(qū)之上且延伸至隧道區(qū)之上；以及

互連，將第二N⁺型結(jié)區(qū)連接到第三N⁺型結(jié)區(qū)。

2.如權(quán)利要求1所述的單層多晶硅非易失性存儲單元，

其中，第一N⁺型結(jié)區(qū)圍繞第二N⁺型結(jié)區(qū)。

3.如權(quán)利要求1所述的單層多晶硅非易失性存儲單元，還包括：

第一柵極絕緣層，設(shè)置在耦合/溝道區(qū)與浮柵層之間；以及

第二柵極絕緣層，設(shè)置在溝道區(qū)與讀取選擇柵極層之間。

4.如權(quán)利要求3所述的單層多晶硅非易失性存儲單元，

其中，耦合/溝道區(qū)、第一柵極絕緣層和浮柵層的層疊結(jié)構(gòu)構(gòu)成MOS電容器結(jié)構(gòu)的耦合電容器。

5.如權(quán)利要求3所述的單層多晶硅非易失性存儲單元，

其中，第一N⁺型結(jié)區(qū)、第二N⁺型結(jié)區(qū)、耦合/溝道區(qū)、第一柵極絕緣層和浮柵層構(gòu)成N溝道型MOS晶體管的讀取單元晶體管。

6.如權(quán)利要求3所述的單層多晶硅非易失性存儲單元，

其中，第三N⁺型結(jié)區(qū)、第四N⁺型結(jié)區(qū)、溝道區(qū)、第二柵極絕緣層和讀取選擇柵極層構(gòu)成N溝道型MOS晶體管的讀取選擇晶體管。

7.如權(quán)利要求3所述的單層多晶硅非易失性存儲單元，

其中，第一柵極絕緣層還在第四有源區(qū)中的隧道區(qū)與浮柵層之間延伸，以及

其中，第四有源區(qū)中的隧道區(qū)以及在所述隧道區(qū)上的第一柵極絕緣層和浮柵層構(gòu)成MOS電容器結(jié)構(gòu)的隧道電容器。

8.如權(quán)利要求1所述的單層多晶硅非易失性存儲單元，還包括：

陣列控制柵極/源極線，共同耦接到第二N⁺型結(jié)區(qū)和第一P⁺型接觸區(qū)；

字線，耦接到讀取選擇柵極層；

位線，耦接到第四N⁺型結(jié)區(qū)；以及

隧道線，耦接到第二P⁺型接觸區(qū)。

9.如權(quán)利要求8所述的單層多晶硅非易失性存儲單元，

其中，編程操作通過分別施加正的第一編程電壓和負(fù)的第二編程電壓給陣列控制柵極/源極線和隧道線并施加地電壓給字線和位線來執(zhí)行。

10.如權(quán)利要求9所述的單層多晶硅非易失性存儲單元，

其中，擦除操作通過分別施加負(fù)的第一擦除電壓和正的第二擦除電壓給陣列控制柵極/源極線和隧道線、并施加地電壓給字線和位線來執(zhí)行。