[發(fā)明專利]LDMOS及其形成方法有效
| 申請?zhí)枺?/td> | 201610788877.0 | 申請日: | 2016-08-31 |
| 公開(公告)號: | CN107799591B | 公開(公告)日: | 2020-06-09 |
| 發(fā)明(設計)人: | 周飛 | 申請(專利權(quán))人: | 中芯國際集成電路制造(上海)有限公司;中芯國際集成電路制造(北京)有限公司 |
| 主分類號: | H01L29/78 | 分類號: | H01L29/78;H01L29/423;H01L21/336 |
| 代理公司: | 北京集佳知識產(chǎn)權(quán)代理有限公司 11227 | 代理人: | 徐文欣;吳敏 |
| 地址: | 201203 *** | 國省代碼: | 上海;31 |
| 權(quán)利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關鍵詞: | ldmos 及其 形成 方法 | ||
本發(fā)明提供一種LDMOS及其形成方法,其中,LDMOS包括:襯底和位于所述襯底上的鰭部,所述鰭部包括隔離區(qū)、第一器件區(qū)和第二器件區(qū),所述第一器件區(qū)和第二器件區(qū)分別位于所述隔離區(qū)兩側(cè),所述鰭部隔離區(qū)中具有開口;位于所述開口中的隔離層,所述隔離層覆蓋開口側(cè)壁暴露出的第一器件區(qū)鰭部,所述隔離層暴露出所述鰭部頂部表面;位于所述隔離層頂部上和所述第一器件區(qū)鰭部部分側(cè)壁和頂部表面的柵極結(jié)構(gòu)。所述柵極結(jié)構(gòu)所處的電場強度較低,進而不容易導致所述柵極結(jié)構(gòu)受電流損傷,進而能夠改善LDMOS性能。
技術領域
本發(fā)明涉及半導體制造技術領域,尤其涉及一種LDMOS及其形成方法。
背景技術
隨著半導體制造技術的飛速發(fā)展,半導體器件朝著更高的元件密度,以及更高集成度和更高性能的方向發(fā)展。
LDMOS(Laterally Diffused Metal Oxide Semiconductor,橫向擴散金屬氧化物半導體)是一種雙擴散結(jié)構(gòu)的功率器件。這項技術是通過對襯底進行兩次離子注入,一次注入濃度較大的砷(As),另一次注入濃度較小的硼(B)。注入之后再進行一個高溫退火過程,由于硼擴散比砷快,所以在柵極邊界下會沿著橫向擴散更遠(圖中P阱),形成一個有濃度梯度的溝道,它的溝道長度由這兩次橫向擴散的距離之差決定。為了增加擊穿電壓,在源區(qū)和漏區(qū)之間有一個漂移區(qū)。
LDMOS中的漂移區(qū)是該類器件設計的關鍵,漂移區(qū)的雜質(zhì)濃度比較低,因此,當LDMOS接高壓時,漂移區(qū)由于是高阻,能夠承受更高的電壓。此外,LDMOS具有增益高、可靠性好的特點,且能夠與CMOS具有很好的工藝兼容性,因此,LDMOS正被廣泛應用。
然而,現(xiàn)有的LDMOS存在柵介質(zhì)層容易被擊穿的缺點。
發(fā)明內(nèi)容
本發(fā)明解決的問題是提供一種LDMOS及其形成方法,能夠使柵介質(zhì)層不容易被擊穿。
為解決上述問題,本發(fā)明提供一種LDMOS,包括:襯底和位于所述襯底上的鰭部,所述鰭部包括隔離區(qū)、第一器件區(qū)和第二器件區(qū),所述第一器件區(qū)和第二器件區(qū)分別位于所述隔離區(qū)兩側(cè),所述鰭部隔離區(qū)中具有開口;位于所述開口中的隔離層,所述隔離層覆蓋開口側(cè)壁的第一器件區(qū)鰭部,所述隔離層暴露出所述鰭部頂部表面;橫跨所述第一器件區(qū)鰭部的柵極結(jié)構(gòu),所述柵極結(jié)構(gòu)位于所述第一器件區(qū)鰭部部分側(cè)壁和頂部表面,且所述柵極結(jié)構(gòu)還位于所述隔離層頂部上。
可選的,所述隔離層頂部表面齊平于所述鰭部頂部表面。
可選的,所述隔離層頂部表面高于所述鰭部頂部表面。
可選的,所述隔離層暴露出所述開口側(cè)壁的部分第二器件區(qū)鰭部。
可選的,所述隔離層完全覆蓋開口側(cè)壁暴露出的第二器件區(qū)鰭部。
可選的,還包括:位于所述第一器件區(qū)和第二器件區(qū)襯底上的隔離結(jié)構(gòu),所述隔離結(jié)構(gòu)表面低于所述鰭部頂部表面。
可選的,還包括:位于所述第一器件區(qū)鰭部和襯底中的第一阱區(qū);位于所述第一器件區(qū)鰭部和襯底、第二器件區(qū)鰭部和襯底、以及隔離區(qū)襯底中的第二阱區(qū),所述第一阱區(qū)和第二阱區(qū)接觸。
可選的,還包括:位于所述第一器件區(qū)鰭部中的第一源漏摻雜區(qū),所述第一源漏摻雜區(qū)和第二器件區(qū)分別位于柵極結(jié)構(gòu)兩側(cè);位于所述第二器件區(qū)鰭部中的第二源漏摻雜區(qū)。
相應的,本發(fā)明還提供一種LDMOS的形成方法,包括:提供襯底,所述襯底上具有鰭部,所述鰭部包括:隔離區(qū)和分別位于所述隔離區(qū)兩側(cè)的第一器件區(qū)和第二器件區(qū),所述鰭部隔離區(qū)中具有開口;在所述開口中形成隔離層,所述隔離層覆蓋所述開口側(cè)壁的第一器件區(qū)鰭部;形成橫跨所述第一器件區(qū)鰭部的柵極結(jié)構(gòu),所述柵極結(jié)構(gòu)位于所述第一器件區(qū)鰭部部分側(cè)壁和頂部表面,且所述柵極結(jié)構(gòu)還位于所述隔離層頂部上。
該專利技術資料僅供研究查看技術是否侵權(quán)等信息,商用須獲得專利權(quán)人授權(quán)。該專利全部權(quán)利屬于中芯國際集成電路制造(上海)有限公司;中芯國際集成電路制造(北京)有限公司,未經(jīng)中芯國際集成電路制造(上海)有限公司;中芯國際集成電路制造(北京)有限公司許可,擅自商用是侵權(quán)行為。如果您想購買此專利、獲得商業(yè)授權(quán)和技術合作,請聯(lián)系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/201610788877.0/2.html,轉(zhuǎn)載請聲明來源鉆瓜專利網(wǎng)。
- 上一篇:超高電壓元件
- 下一篇:短溝道半導體功率器件及其制備方法
- 同類專利
- 專利分類
H01L 半導體器件;其他類目中不包括的電固體器件
H01L29-00 專門適用于整流、放大、振蕩或切換,并具有至少一個電位躍變勢壘或表面勢壘的半導體器件;具有至少一個電位躍變勢壘或表面勢壘,例如PN結(jié)耗盡層或載流子集結(jié)層的電容器或電阻器;半導體本體或其電極的零部件
H01L29-02 .按其半導體本體的特征區(qū)分的
H01L29-40 .按其電極特征區(qū)分的
H01L29-66 .按半導體器件的類型區(qū)分的
H01L29-68 ..只能通過對一個不通有待整流、放大或切換的電流的電極供給電流或施加電位方可進行控制的
H01L29-82 ..通過施加于器件的磁場變化可控的





