[發(fā)明專利]收發(fā)器組和相關(guān)聯(lián)的路由器

有效

• 申請?zhí)枺?/td>: 201610755433.7
• 申請日: 2016-08-29
• 公開（公告）號: CN106612126B
• 公開（公告）日: 2019-09-24
• 發(fā)明（設(shè)計）人: 陳煥能;沈武;卓聯(lián)洲;郭豐維;周淳樸
• 申請（專利權(quán)）人: 臺灣積體電路制造股份有限公司
• 主分類號: H04B1/40
• 分類號: H04B1/40;H04L12/771
• 代理公司: 北京德恒律治知識產(chǎn)權(quán)代理有限公司 11409
• 代理人: 章社杲;李偉

1.一種收發(fā)器組，包括：

多個收發(fā)器；

其中，所述收發(fā)器組通過同一線執(zhí)行發(fā)射和接收，并且每一個收發(fā)器均包括發(fā)射器和接收器，并且

所述發(fā)射器包括：

第一載波發(fā)生器，被配置為針對將被發(fā)射的多個數(shù)據(jù)流生成具有不同頻率的多個載波；

調(diào)制器，耦合至將被發(fā)射的數(shù)據(jù)流和所述第一載波發(fā)生器，以生成在所述多個載波上承載的多個調(diào)制數(shù)據(jù)流；和

加法器，被配置為將所述多個調(diào)制數(shù)據(jù)流合并為到達所述線的輸出信號；以及

所述接收器包括：

第二載波發(fā)生器，被配置為針對從所述線接收的輸入信號生成具有不同頻率的多個載波；和

解調(diào)器，耦合至所述輸入信號和所述第二載波發(fā)生器，以生成多個解調(diào)數(shù)據(jù)流，

其中，所述收發(fā)器組還包括多個開關(guān)，并且所述多個開關(guān)中的每一個均連接在所述多個收發(fā)器中對應(yīng)的收發(fā)器與所述同一線之間。

2.根據(jù)權(quán)利要求1所述的收發(fā)器組，其中，所述調(diào)制器是正交調(diào)幅(QAM)調(diào)制器，并且所述解調(diào)器是正交調(diào)幅解調(diào)器。

3.根據(jù)權(quán)利要求1所述的收發(fā)器組，其中，所述線是差分對。

4.一種路由器，包括：

第一收發(fā)器；

第二收發(fā)器；

第一開關(guān)矩陣，耦合在所述第一收發(fā)器和所述第二收發(fā)器之間；以及

第二開關(guān)矩陣，耦合在所述第一收發(fā)器和所述第二收發(fā)器之間；

第一串行-解串電路，耦合在所述第一收發(fā)器和所述第一開關(guān)矩陣之間；

第二串行-解串電路，耦合在所述第二開關(guān)矩陣和所述第二收發(fā)器之間；

其中，所述第一收發(fā)器和所述第二收發(fā)器中的每一個均包括發(fā)射器和接收器。

5.根據(jù)權(quán)利要求4所述的路由器，其中，所述發(fā)射器包括：

第一載波發(fā)生器，被配置為針對將被發(fā)射的多個數(shù)據(jù)流生成具有不同頻率的多個載波；

調(diào)制器，耦合至將被發(fā)射的數(shù)據(jù)流和所述第一載波發(fā)生器，以生成在所述多個載波上承載的多個調(diào)制數(shù)據(jù)流；

加法器，被配置為將所述多個調(diào)制數(shù)據(jù)流合并為到達線的輸出信號；并且

所述接收器包括：

第二載波發(fā)生器，被配置為針對從所述線接收的輸入信號生成具有不同頻率的多個載波；

解調(diào)器，耦合至所述輸入信號和所述第二載波發(fā)生器，以生成多個解調(diào)數(shù)據(jù)流；以及

所述第一開關(guān)矩陣選擇性地將所述第一收發(fā)器的每個調(diào)制數(shù)據(jù)流耦合至所述第二收發(fā)器的將被發(fā)射的數(shù)據(jù)流；并且

所述第二開關(guān)矩陣選擇性地將第二收發(fā)器的每個解調(diào)數(shù)據(jù)流耦合至所述第一收發(fā)器的將被發(fā)射的數(shù)據(jù)流。

6.根據(jù)權(quán)利要求5所述的路由器，其中，所述調(diào)制器是正交調(diào)幅(QAM)調(diào)制器，并且所述解調(diào)器是正交調(diào)幅解調(diào)器。

7.根據(jù)權(quán)利要求5所述的路由器，其中，所述線是差分對。

8.根據(jù)權(quán)利要求7所述的路由器，其中，所述第一收發(fā)器和所述第二收發(fā)器中的每一個都包括用于選擇性地將所述輸入信號或所述輸出信號耦合至所述線的開關(guān)。

9.一種路由器，包括：

第一收發(fā)器；

第二收發(fā)器；

第一串行-解串電路，耦合在所述第一收發(fā)器和所述第二收發(fā)器之間；

第二串行-解串電路，耦合在所述第一收發(fā)器和所述第二收發(fā)器之間；

第一開關(guān)矩陣，耦合在所述第一串行-解串電路和所述第二收發(fā)器之間；以及

第二開關(guān)矩陣，耦合在所述第一收發(fā)器和所述第二串行-解串電路之間；

其中，所述第一收發(fā)器和所述第二收發(fā)器中的每一個均包括發(fā)射器和接收器；

其中，所述第一開關(guān)矩陣選擇性地將所述第一串行-解串電路的每個串行-解串?dāng)?shù)據(jù)流耦合至所述第二收發(fā)器的將被發(fā)射的數(shù)據(jù)流；以及

所述第二開關(guān)矩陣選擇性地將所述第二串行-解串電路的每個串行-解串?dāng)?shù)據(jù)流耦合至所述第一收發(fā)器的將被發(fā)射的數(shù)據(jù)流。