[發明專利]一種PCIEPCS電路在審
| 申請號： | 201610745971.8 | 申請日： | 2016-08-29 |
| 公開（公告）號： | CN107783925A | 公開（公告）日： | 2018-03-09 |
| 發明（設計）人： | 徐萍 | 申請（專利權）人： | 徐萍 |
| 主分類號： | G06F13/40 | 分類號： | G06F13/40 |
| 代理公司： | 暫無信息 | 代理人： | 暫無信息 |
| 地址： | 110179 遼寧省*** | 國省代碼： | 遼寧;21 |
| 權利要求書： | 查看更多 | 說明書： | 查看更多 |
| 摘要： | |||
| 搜索關鍵詞： | 一種 pciepcs 電路 | ||
1.一種PCIE PCS電路，其特征是：所述的PCIE3.0 PCS電路由lfsr-en信號產生電路、有序集指示信號產生電路、邏輯位置修正電路組成。
2.根據權利要求1所述的一種PCIE PCS電路，其特征是：所述lfsr-en信號產生電路檢測到圖中任意有序集的起始邊界時，經過前兩個或門以及寄存器之后，起始邊界指示信號變成在整個有序集傳輸期間都有效的新的指示信號blk disable。
3.根據權利要求1所述的一種PCIE PCS電路，其特征是：所述的lfsr-en信號產生電路中，或非門的加入則是為了覆蓋計算無效字節輸入的情況，Ifsr-en無效時，scrambler3 scrml的LFSR停止更新。
4.根據權利要求1所述的一種PCIE PCS電路，其特征是：所述的lfsr-en信號產生電路中，第三個控制信號為控制整塊數據不加擾的控制信號blk not scrml，在此信號的計算過程中可以借助于lfsr-en信號產生過程中所使用的中間變量blk disable。
5.根據權利要求1所述的一種PCIE PCS電路，其特征是：所述有序集指示信號產生電路檢測到有效的有序集起始標志字節時，表示該有序集的發送開始，起始字符之后為有序集內部字節，在隨后的時間內該指示信號保持原值，直到下一個塊的起始。
6.根據權利要求1所述的一種PCIE PCS電路，其特征是：所述有序集指示信號產生電路所需控制信號己由scrambler3es ctrl模塊產生，scrambler3 scrml模塊首先根據控制信號完成LFSR的值更新，實現LFSR更新依然采用并行算法。
7.根據權利要求1所述的一種PCIE PCS電路，其特征是：所述邏輯位置修正電路對數據字符的邊界予以確定，但PCIE3.0數據的傳輸以塊為單位，每個塊會跨越多個周期。
8.根據權利要求1所述的一種PCIE PCS電路，其特征是：所述邏輯位置修正電路每接收8個塊，在輸出數據時將會產生一個冗余周期。
該專利技術資料僅供研究查看技術是否侵權等信息，商用須獲得專利權人授權。該專利全部權利屬于徐萍，未經徐萍許可，擅自商用是侵權行為。如果您想購買此專利、獲得商業授權和技術合作，請聯系【客服】
本文鏈接：http://www.szxzyx.cn/pat/books/201610745971.8/1.html，轉載請聲明來源鉆瓜專利網。
- 上一篇：一種應用于柱形旋轉靶的擋板組件
- 下一篇：一種復合鍍膜工藝
