[發明專利]半導體結構及其形成方法

有效

• 申請號: 201610711318.X
• 申請日: 2016-08-23
• 公開（公告）號: CN107768308B
• 公開（公告）日: 2020-10-09
• 發明（設計）人: 張城龍;肖芳元;王彥
• 申請（專利權）人: 中芯國際集成電路制造(上海)有限公司;中芯國際集成電路制造(北京)有限公司
• 主分類號: H01L21/8234
• 分類號: H01L21/8234;H01L27/088
• 代理公司: 北京集佳知識產權代理有限公司 11227
• 代理人: 高靜;吳敏

一種半導體結構及其形成方法，形成方法包括：形成襯底和初始鰭部；形成隔離層；形成停止層；刻蝕所述停止層和所述初始鰭部；形成隔離結構和犧牲層；去除所述停止層；回刻所述隔離層；在所述鰭部上形成柵極結構和偽柵結構。本發明技術方案通過一次刻蝕形成所述填充開口和所述溝槽，因此在工藝過程中僅需使用一次掩膜，減少了掩膜的使用次數，有利于簡化工藝步驟，降低工藝成本；而且一次刻蝕形成所述填充開口和所述溝槽的做法，還能夠避免多次掩膜使用中的對準問題，降低了形成所述隔離結構和所述犧牲層的工藝難度，有利于提高所形成半導體結構的性能。

技術領域

本發明涉及半導體制造領域，特別涉及一種半導體結構及其形成方法。

背景技術

為了克服晶體管的短溝道效應，抑制漏電流，現有技術提出了鰭式場效應晶體管(FinFET)，鰭式場效應晶體管是一種常見的多面柵器件。鰭式場效應晶體管的結構包括：位于半導體襯底表面的鰭部和隔離層，所述隔離層覆蓋部分所述鰭部的側壁，且隔離層表面低于鰭部頂部；位于隔離層表面、以及鰭部的頂部和側壁表面的柵極結構；位于所述柵極結構兩側的鰭部內的源區和漏區。

此外，為了提高芯片運行速度，提高晶體管的性能，現有技術通過在晶體管的源區、漏區引入應力層，以提高溝道內載流子的遷移率。由鍺硅材料或碳硅材料的形成晶體管源區、漏區，能夠在晶體管的溝道區域引入壓應力或拉應力，從而改善晶體管的性能。所以現有技術中的所述鰭式場效應晶體管內的應力層位于柵極結構兩側的鰭部內。

然而，隨著半導體器件尺寸的縮小，晶體管的尺寸的縮小，相鄰鰭式場效應晶體管之間的距離也隨之縮小。相鄰鰭式場效應晶體管的應力層容易出現相連(merge)的現象，從而引起相鄰鰭式場效應晶體管源區和漏區之間的橋接。為了防止相鄰鰭式場效應晶體管源區和漏區之間的橋接，現有技術引入了單擴散隔斷(Single diffusion break，SDB)結構。

但是現有技術中的單擴散隔斷結構工藝程序復雜，難以保證所形成單擴散隔斷結構的性能，從而影響所形成半導體結構的性能。

發明內容

本發明解決的問題是提供一種半導體結構及其形成方法，以簡化形成單擴散隔斷結構的工藝程序，提高所形成半導體結構的性能。

為解決上述問題，本發明提供一種半導體結構的形成方法，包括：

形成襯底，所述襯底上具有多個相互平行的初始鰭部；在相鄰初始鰭部之間形成隔離層；在所述初始鰭部和所述隔離層上形成停止層；刻蝕所述停止層和所述初始鰭部，形成位于所述停止層內的填充開口以及位于所述初始鰭部和所述隔離層內的溝槽，所述溝槽和所述填充開口的延伸方向與所述初始鰭部的延伸方向相垂直；向所述溝槽和所述填充開口內填充介質材料，所述介質材料的頂部表面與所述停止層表面齊平，填充于所述溝槽內的介質材料形成隔離結構，填充于所述填充開口內的介質材料形成犧牲層，所述隔離結構將所述初始鰭部分為沿延伸方向排列的多個鰭部；去除所述停止層，露出所述隔離層；回刻所述隔離層，露出所述鰭部的部分側壁表面，回刻所述隔離層的過程減薄所述犧牲層；在所述鰭部上形成柵極結構，所述柵極結構橫跨所述鰭部并覆蓋所述鰭部頂部和側壁的部分表面，在形成所述柵極結構的過程中，形成位于所述隔離結構上的偽柵結構。

相應的，本發明還提供一種半導體結構，包括：

襯底，所述襯底上具有多個相互平行的鰭部；位于垂直鰭部延伸方向相鄰鰭部之間襯底上的隔離層，所述隔離層的頂部表面低于所述鰭部的頂部表面，露出所述鰭部的部分側壁表面；位于鰭部延伸方向相鄰鰭部之間的隔離結構，所述隔離結構的延伸方向與所述鰭部的延伸方向相垂直；位于所述隔離結構與所述鰭部和所述襯底之間的圖形固定層；位于所述鰭部上的柵極結構，所述柵極結構橫跨所述鰭部并覆蓋所述鰭部頂部和側壁的部分表面；位于所述隔離結構上的偽柵結構。

與現有技術相比，本發明的技術方案具有以下優點：