[發明專利]多層電子組件和制造該多層電子組件的方法

在審

• 申請號: 201610693702.1
• 申請日: 2016-08-19
• 公開（公告）號: CN106935401A
• 公開（公告）日: 2017-07-07
• 發明（設計）人: 洪容珉;崔才烈;洪奇勺
• 申請（專利權）人: 三星電機株式會社
• 主分類號: H01G4/30
• 分類號: H01G4/30;H01G4/12;H01G4/005;H01G4/012;H01G4/228;H01G4/232;H01G13/00
• 代理公司: 北京銘碩知識產權代理有限公司11286
• 代理人: 馬翠平,汪喆

本申請要求于2015年12月29日在韓國知識產權局提交的第10-2015-0188335號韓國專利申請的優先權和權益，該申請的公開內容通過引用包含于此。

技術領域

本公開涉及一種多層電子組件和制造該多層電子組件的方法，更具體地，涉及一種多層陶瓷電容器和制造該多層陶瓷電容器的方法。

背景技術

多層陶瓷電容器可包括：多層結構，通過堆疊多個包含介電材料的片來形成；外電極，形成在多層結構的外表面上且具有不同極性；內電極，交替地堆疊在多層結構內且分別連接到外電極中的對應外電極。

交替地形成在多個片之間的內電極彼此連接以具有不同極性，從而產生電容耦合，由此多層陶瓷電容器具有電容值。

近年來，為了增大多層陶瓷電容器的電容且使多層陶瓷電容器最小化，已提出使介電片纖薄的各種嘗試，由此增加在相同尺寸的組件內的堆疊介電片的數量。此外，已做出努力以優化具有多層結構的主體的空余部，從而確保增大在內電極之間的重疊區域。

發明內容

本公開的多層電子組件提供在內電極圖案之間的最大覆蓋范圍，以在防止在內電極圖案之間的短路的同時確保最大電容。本公開還詳述了制造該多層電子組件的方法。

根據本公開的一方面，一種多層電子組件可包括主體、第一外電極、第二外電極、第一側部和第二側部。所述主體包括第一內電極圖案和第二內電極圖案交替堆疊的多層結構且包含介電材料。所述第一側部和所述第二側部設置在所述主體的外表面上，以彼此面對。所述第一外電極和所述第二外電極設置在所述主體的外表面上，以彼此面對。所述第一內電極圖案暴露到所述主體的分別設置有所述第一外電極和所述第一側部的第三外表面和第五外表面。另外，所述第二內電極圖案暴露到所述主體的分別設置有所述第二外電極和所述第二側部的第四外表面和第六外表面。

根據本公開的另一方面，制造多層電子組件的方法可包括使用包含具有介電特性的粉末、粘合劑和溶劑的漿料來形成第一陶瓷生片和第二陶瓷生片。第一內電極基部圖案和第二內電極基部圖案分別印刷在所述第一陶瓷生片和所述第二陶瓷生片的一個表面上，所述第一內電極基部圖案和所述第二內電極基部圖案包括形狀彼此相同的一個或更多個帶形狀。交替地堆疊包括所述第一內電極基部圖案的第一陶瓷生片和包括所述第二內電極基部圖案的第二陶瓷生片。切割堆疊了所述第一陶瓷生片和所述第二陶瓷生片的多層條以形成獨立主體，所述獨立主體均包括所述第一內電極基部圖案和所述第二內電極基部圖案交替堆疊的多層結構且包含介電材料。第一側部和第二側部設置在每一個主體的兩個相對的外表面上，第一外電極和第二外電極設置在每一個主體的兩個其他相對的外表面上。

根據本公開的另一方面，一種多層電子組件包括主體，所述主體包括設置在介電體中的交替堆疊的第一內電極和第二內電極。所述第一內電極和所述第二內電極均具有形狀彼此相同的矩形帶形狀，所述第一內電極和所述第二內電極沿豎直方向堆疊，以使在所述主體中，所述第一內電極沿水平方向相對于所述第二內電極錯開。

根據本公開的另一方面，一種方法包括：沿豎直方向交替地堆疊第一陶瓷生片和第二陶瓷生片，以形成多層條，其中，所述第一陶瓷生片具有設置在所述第一陶瓷生片上的第一內電極，所述第二陶瓷生片具有設置在所述第二陶瓷生片上的第二內電極，所述第一內電極和所述第二內電極中的每一者包括形狀彼此相同且彼此分開的兩個或更多個矩形帶形狀，并且所述第一陶瓷生片和所述第二陶瓷生片被堆疊成使得在所述多層條中，所述第一內電極沿水平方向相對于所述第二內電極錯開。進而，沿著至少一個豎直切割面切割所述多層條，以形成兩個或更多個獨立主體，其中，所述多層條的切割使來自所述第一內電極和所述第二內電極中的僅第一內電極暴露在所述一個豎直切割面上。

附圖說明

通過下面結合附圖的詳細描述，本公開的以上和其他方面、特征及優點將被更清楚地理解，在附圖中：

圖1是根據示例性實施例的多層電子組件的示意性透視圖；

圖2A至圖2F是諸如圖1所示的多層電子組件的主體的各個外表面的示意性截面圖；

圖3是示出諸如圖1所示的多層電子組件的主體內的內電極圖案的分解透視圖；

圖4是其上安裝有圖1的多層電子組件的安裝板的示意性透視圖；

圖5A和圖5B是示出在制造諸如圖1所示的多層電子組件的方法中使用的第一內電極基部圖案的示圖；

圖6A和圖6B是示出在制造諸如圖1所示的多層電子組件的方法中使用的第二內電極基部圖案的示圖；