[發明專利]鰭式場效晶體管結構及其制造方法

有效

• 申請號: 201610689119.3
• 申請日: 2016-08-19
• 公開（公告）號: CN106711143B
• 公開（公告）日: 2020-07-03
• 發明（設計）人: 張哲誠;林志翰
• 申請（專利權）人: 臺灣積體電路制造股份有限公司
• 主分類號: H01L27/088
• 分類號: H01L27/088;H01L21/8234;H01L29/78;H01L21/336
• 代理公司: 北京德恒律治知識產權代理有限公司 11409
• 代理人: 章社杲;李偉

本發明提供了一種半導體器件，包括半導體襯底以及位于半導體襯底上的半導體鰭。其中，半導體鰭在兩個單元共用的共同邊界處具有鰭隔離結構。鰭隔離結構具有從半導體鰭頂部延伸至半導體襯底上的停止層的氣隙。氣隙將半導體鰭分成半導體鰭的兩部分。鰭隔離結構包括覆蓋在氣隙頂部的介電覆蓋層。本發明實施例涉及鰭式場效晶體管結構及其制造方法。

技術領域

本發明實施例涉及鰭式場效晶體管結構及其制造方法。

背景技術

當通過各種技術節點使諸如金屬氧化物半導體場效應晶體管(MOSFET)的半導體器件規模縮小時，器件堆積密度和器件性能受到器件布局和隔離的挑戰。為了避免相鄰器件(單元)之間的泄露，標準單元布局采用形成在氧化硅限定(OD)區(諸如標準單元的有源區)的邊緣的偽多晶硅(poly)片段，即，OD上多晶硅(PODE)。

隨著半導體IC工業在追求更高的器件密度、更高的性能和更低的成本的過程中進入納米技術工藝節點，來自制造和設計的挑戰已經引起了諸如鰭式場效應晶體管(FinFET)的三維(3D)器件的發展。FinFET的優勢包括減少短溝道效應以及更高的電流。然而，傳統的FinFET器件和制造FinFET器件的方法還沒有在采用PODE隔離兩個相鄰器件(單元)方面完全令人滿意。

發明內容

根據本發明的一個實施例，提供了一種半導體器件，包括：半導體襯底；位于所述半導體襯底上的停止層；位于所述停止層上的半導體鰭；以及位于所述半導體鰭上的彼此鄰近的兩個單元，所述半導體鰭在所述兩個單元共用的共同邊界處具有鰭隔離結構，所述鰭隔離結構具有從所述半導體鰭的頂部延伸至所述停止層的氣隙，其中，所述氣隙將所述半導體鰭分為所述半導體鰭的兩部分，所述鰭隔離結構包括覆蓋所述氣隙的頂部的介電覆蓋層。

根據本發明的另一實施例，還提供了一個半導體器件，包括：半導體 襯底：位于所述半導體襯底上的停止層；以及位于所述停止層上的半導體鰭，所述半導體鰭的兩個相對端的每個端均具有鰭隔離結構，所述鰭隔離結構具有從所述半導體鰭的頂部延伸至所述停止層的氣隙，其中，所述氣隙將所述半導體鰭分為所述半導體鰭的兩部分，所述鰭隔離結構包括覆蓋所述氣隙的頂部的介電覆蓋層。

在上述半導體器件中，所述半導體鰭的所述兩部分以基本上在從5nm至50nm的范圍內的距離隔開。

在上述半導體器件中，所述停止層具有基本上在從1nm至50nm的范圍內的厚度。

在上述半導體器件中，所述氣隙具有位于所述停止層上的第一氣隙以及位于所述第一氣隙之上的第二氣隙，以及所述第一氣隙的底部的寬度大于所述第二氣隙的底部的寬度。

在上述半導體器件中，所述氣隙從所述半導體鰭的頂部穿過所述停止層延伸至所述半導體襯底的部分。

在上述半導體器件中，所述氣隙具有被圓弧面環繞的平坦的底面，以及所述氣隙的所述平坦的底面的寬度小于所述介電覆蓋層的頂部的寬度。

根據本發明的又一實施例，還提供了一種用于形成半導體器件的方法，所述方法包括：在半導體襯底上形成停止層；在所述停止層上形成半導體鰭；在所述半導體鰭上形成彼此鄰近的兩個單元；在所述半導體鰭的位于所述兩個單元共用的共同邊界處的頂部上形成柵極導體；形成外圍地環繞所述柵極導體的柵極間隔件；蝕刻所述柵極導體和所述半導體鰭以形成從所述半導體鰭的頂部延伸至所述停止層的氣隙，從而將所述半導體鰭分為所述半導體鰭的兩部分；以及在所述氣隙內沉積介電覆蓋層以覆蓋所述氣隙的頂部。

附圖說明

當結合附圖進行閱讀時，從以下詳細描述可最佳理解本發明的各個方面。應當注意，根據工業中的標準實踐，各個部件并非按比例繪制。事實上，為了清楚討論，各個部件的尺寸可以任意增大或減小。

圖1A是根據本發明的一些實施例的示出半導體器件的示意性三維圖。