[發明專利]上電復位電路

有效

• 申請號: 201310086912.0
• 申請日: 2013-03-18
• 公開（公告）號: CN103178820A
• 公開（公告）日: 2013-06-26
• 發明（設計）人: 陳春平
• 申請（專利權）人: 珠海市杰理科技有限公司
• 主分類號: H03K17/22
• 分類號: H03K17/22
• 代理公司: 廣州華進聯合專利商標代理有限公司 44224
• 代理人: 黃曉慶;王茹

技術領域

本發明涉及電路技術領域，特別涉及一種上電復位電路。

背景技術

上電復位信號是微控制器等時序電路中的一個至關重要的信號。復位信號的可靠性是微控制器等時序電路、芯片等是否能夠正常運行的關鍵。在目前的方案中，少數電子設備、芯片等是由外部專門的上電復位芯片來提供復位信號，大多數是內置上電復位電路來提供復位信號。

圖1、圖2、圖3中示出了目前傳統的三種上電復位電路的電路結構示意圖，圖1所示的上電復位電路，是通過檢測電源上電邊沿的方式實現上電復位，在檢測到電源上電邊沿時，輸出復位信號，圖2所示的上電復位電路，是通過檢測電源電壓的方式實現上電復位，在檢測到電源電壓高于某個設定的閾值時輸出復位信號，圖3所示的上電復位電路，通過同時檢測電源上電邊沿和電源電壓的方式，來輸出復位信號。在這些上電復位電路的實現方式中，檢測電源上電邊沿的方式，容易對極緩慢的上電失效，檢測電源電壓的方式，容易對快速的上電失效，同時檢測電源上電邊沿和電源電壓的方式，雖然結合了二者的優點，但是在電源質量不好的情況下，容易受到干擾，出現誤復位的動作，因而嚴重影響了上電復位電路的可靠性。

發明內容

基于此，針對上述現有技術中的上電復位電路可靠性低的問題，提供一種上電復位電路，其可以不受上電速度影響，可靠性高。

為達到上述目的，本發明采用以下技術方案：

一種上電復位電路，包括復位信號產生電路，所述復位信號產生電路包括：啟動電阻電路，電容C0，PMOS管Mp0，PMOS管Mp1，PMOS管Mp2，NMOS管Mn0，NMOS管Mn1，NMOS管Mn2；

PMOS管Mp0的第一金屬極、啟動電阻電路、電容C0、NMOS管Mn2的柵極分別接入電源VDD，PMOS管Mp0的第二金屬極與PMOS管Mp1的第一金屬極連接，PMOS管Mp1的第二金屬極與PMOS管Mp2的第一金屬極連接，PMOS管Mp2的第二金屬極與NMOS管Mn1的第一金屬極連接，啟動電阻電路的另一端、電容C0的另一端、PMOS管Mp2的柵極、NMOS管Mn1的柵極與NMOS管Mn0的柵極和第一金屬極相互連接，NMOS管Mn0的第二金屬極與NMOS管Mn2的第一金屬極連接，PMOS管Mp0的柵極、PMOS管Mp1的柵極、NMOS管Mn1的第二金屬極、NMOS管Mn2的第二金屬極接地。

根據本發明的上電復位電路，無論是電源VDD上電速度快還是慢，都可以有效地輸出復位信號，使芯片復位，提高了上電復位的可靠性。

附圖說明

圖1是傳統的其中一種上電復位電路的電路結構示意圖；

圖2是傳統的第二種上電復位電路的電路結構示意圖；

圖3是傳統的第三種上電復位電路的電路結構示意圖；

圖4是本發明的上電復位電路實施例一的電路結構示意圖；

圖5是本發明方案中所采用的半施密特反相器的電路結構示意圖；

圖6是本發明的上電復位電路實施例二的電路結構示意圖；

圖7是本發明的上電復位電路實施例三的電路結構示意圖；

圖8是本發明的上電復位電路實施例四的電路結構示意圖。

具體實施方式

以下結合其中的較佳實施方式對本發明方案進行詳細說明。需要說明的是，在下述實施例中的本發明的上電復位電路中，會涉及到NMOS管、PMOS管，NMOS管、PMOS管都分別有相應的源極S、漏極D、柵極G，而由于NMOS管、PMOS管的對稱性結構，在將NMOS管、PMOS管進行連接時，源極S、漏極D的連接位置實質上是可以互換的?？紤]到在制作NMOS管、PMOS管時，一般都是通過用金屬鋁引出兩個電極來分別作為源極S和漏極D，因此，在下述對本發明的較佳實施方式的說明中，為了便于說明，是以第一金屬極來表示NMOS管或者PMOS管的源極S、漏極D中的任意一個，以第二金屬極來表示NMOS管或者PMOS管的源極S、漏極D中的另外一個，這里的第一金屬極、第二金屬極僅僅只是為了從名稱上加以區分，并不用以限定是NMOS管或者PMOS管的源極S、漏極D。例如，在實際制作電路結構時，在其中一個NMOS管中，第一金屬極可能是源極S，在另一個NMOS管中，第一金屬極可能是漏極D。

實施例一

圖4中示出了本發明的上電復位電路實施例一的電路結構示意圖。在該實施例中，以電阻作為啟動電阻電路為例進行說明。

如圖4所示，在本實施例一中，該上電復位電路包括有復位信號產生電路。