[發明專利]具有整合的天線和鎖定結構的經封裝的電子裝置有效
| 申請號: | 201610534682.3 | 申請日: | 2016-07-07 |
| 公開(公告)號: | CN106653704B | 公開(公告)日: | 2021-11-26 |
| 發明(設計)人: | 馬可艾倫·馬翰倫;邱黃俊;金本俊;金吉均;貝俊明;金孫明;李揚吉 | 申請(專利權)人: | 艾馬克科技公司 |
| 主分類號: | H01L23/31 | 分類號: | H01L23/31;H01L23/66;H01L23/495;H01Q1/22;H01Q1/36;H01Q1/50 |
| 代理公司: | 北京銀龍知識產權代理有限公司 11243 | 代理人: | 許靜;安利霞 |
| 地址: | 美國亞*** | 國省代碼: | 暫無信息 |
| 權利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關鍵詞: | 具有 整合 天線 鎖定 結構 封裝 電子 裝置 | ||
1.一種具有整合的天線的經封裝的電子裝置,其特征在于,包括:
基板,其包括:
第一導電的晶粒附接墊;以及
第一導電的引線,其和該第一導電的晶粒附接墊的第一側邊間隔開;
電子裝置,其電耦接至該第一導電的引線;
封裝主體,其囊封該電子裝置并且囊封該第一導電的晶粒附接墊的至少部分以及該第一導電的引線的至少部分;以及
天線結構,其包括:
該第一導電的晶粒附接墊;以及
細長的導電的梁結構,其被設置成接近該第一導電的晶粒附接墊的該第一側邊,該細長的導電的梁結構電耦接至該第一導電的晶粒附接墊以及該電子裝置中的一或多個,其中該封裝主體至少囊封該細長的導電的梁結構的部分,其中
該基板包括導電的引線架;
該引線架進一步包括導電的接地面結構,該導電的接地面結構與該第一導電的晶粒附接墊間隔開并且設置為圍繞該第一導電的晶粒附接墊;
該導電的接地面結構在一側邊部分中包含間隙;
該封裝主體至少部分囊封該導電的接地面結構的至少一部分;以及
該細長的導電的梁結構與該第一導電的晶粒附接墊整合,并且包括從該第一導電的晶粒附接墊的第一側邊延伸至該封裝主體的接近該間隙的邊緣的傳輸線。
2.如權利要求1所述的電子裝置,其特征在于:
該封裝主體完全囊封該第一導電的晶粒附接墊;以及
該第一導電的晶粒附接墊比該第一導電的引線薄。
3.如權利要求1所述的電子裝置,其特征在于:
該導電的接地面結構在該封裝主體的主要的表面中被露出;
所述第一導電的晶粒附接墊以頂部露出的墊構造在所述封裝主體的相對主要的表面中被露出;以及
所述細長的導電的梁結構包括下移安置部分,使得所述細長的導電的梁結構的一部分在所述封裝主體的所述主要的表面中被露出,并且其中所述封裝主體囊封所述下移安置部分。
4.如權利要求3所述的電子裝置,其特征在于:
所述細長的導電的梁結構在所述封裝主體的中所述相對主要的表面中被露出。
5.如權利要求1所述的電子裝置,其特征在于,包括結合具有導電的接地面層的印刷電路板,其中:
該導電的接地面層電連接至該導電的接地面結構;以及
該導電的接地面層在橫向上與所述第一導電的晶粒附接墊重疊,但在垂直方向上與所述第一導電的晶粒附接墊間隔開。
6.一種具有整合的天線的經封裝的電子裝置結構,其特征在于,包括:
第一晶粒墊,其具有第一主要的表面以及與該第一主要的表面相反的第二主要的表面;
多個導電的引線,其被設置成和該第一晶粒墊的外圍的邊緣區段間隔開;
電子裝置,其電連接至該多個導電的引線;
封裝主體,其囊封該電子裝置、所述多個導電的引線的至少部分以及該第一晶粒墊的至少部分;以及
天線結構,其至少部分地內嵌在該封裝主體之內,其中該天線結構包括被配置以響應于電性信號而諧振的導電的結構,其中:
該天線結構包括槽,該槽被設置在該電子裝置與該第一晶粒墊的一邊緣之間的該第一晶粒墊之內。
7.如權利要求6所述的經封裝的電子裝置結構,其特征在于:
所述第一晶粒墊具有第一部分和第二部分,所述第一部分具有第一厚度,所述第二部分具有大于所述第一厚度的第二厚度;
該槽設置在所述第一部分中;以及
所述電子裝置附接到所述第二部分。
8.如權利要求6所述的經封裝的電子裝置結構,其特征在于:
所述天線結構還包括電耦接到所述電子裝置和所述導電的引線的波導;
所述波導與所述槽重疊;
所述封裝主體囊封所述波導;以及
所述槽的一部分沒有封裝主體。
該專利技術資料僅供研究查看技術是否侵權等信息,商用須獲得專利權人授權。該專利全部權利屬于艾馬克科技公司,未經艾馬克科技公司許可,擅自商用是侵權行為。如果您想購買此專利、獲得商業授權和技術合作,請聯系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/201610534682.3/1.html,轉載請聲明來源鉆瓜專利網。
- 上一篇:集成電路結構及其形成方法
- 下一篇:半導體封裝結構





