[發明專利]半導體結構的形成方法

有效

• 申請號: 201610531756.8
• 申請日: 2016-07-07
• 公開（公告）號: CN107591330B
• 公開（公告）日: 2020-02-07
• 發明（設計）人: 周飛
• 申請（專利權）人: 中芯國際集成電路制造(上海)有限公司;中芯國際集成電路制造(北京)有限公司
• 主分類號: H01L21/336
• 分類號: H01L21/336;H01L29/78;H01L21/265
• 代理公司: 11227 北京集佳知識產權代理有限公司
• 代理人: 徐文欣;吳敏

本發明提供一種半導體結構的形成方法，包括：提供基底，所述基底包括第一晶體管區和第二晶體管區，所述基底的第一晶體管區和第二晶體管區包括襯底和位于襯底上的鰭部；在所述第一晶體管區襯底上形成第一犧牲層，所述第一犧牲層的表面低于所述鰭部頂部表面；對所述第一晶體管區第一犧牲層進行第一離子注入；進行第一離子注入之后，去除所述第一犧牲層；去除所述第一犧牲層之后，進行退火處理。在進行退火處理的過程中，所述第一犧牲層已經被去除，第一犧牲層中的摻雜離子不會擴散進入第二晶體管區鰭部中，從而不會影響第二晶體管區所形成晶體管的性能。因此，所述形成方法能夠改善半導體結構性能。

技術領域

本發明涉及半導體制造技術領域，尤其涉及一種半導體結構的形成方法。

背景技術

隨著半導體器件集成度的提高，晶體管的關鍵尺寸不斷縮小，關鍵尺寸的縮小意味著在芯片上可布置更多數量的晶體管，進而提高器件的性能。然而，隨著晶體管尺寸的急劇減小，柵介質層厚度與工作電壓不能相應改變使抑制短溝道效應的難度加大，使晶體管的溝道漏電流增大。

鰭式場效應晶體管(Fin Field-Effect Transistor,FinFET)的柵極成類似魚鰭的叉狀3D架構。FinFET的溝道凸出襯底表面形成鰭部，柵極覆蓋鰭部的頂面和側壁，從而使反型層形成在溝道各側上，可于鰭部的多側控制電路的接通與斷開。這種設計能夠增加柵極對溝道區的控制，從而能夠很好地抑制晶體管的短溝道效應。鰭式場效應晶體管仍然存在短溝道效應。

為了進一步減小短溝道效應對半導體器件的影響，降低溝道漏電流。一種方法是通過對鰭部底部進行防穿通注入，減少漏源穿通的可能性，降低短溝道效應。

然而，所述半導體結構的形成方法容易影響所形成半導體結構的性能。

發明內容

本發明解決的問題是提供一種半導體的形成方法，能夠改善半導體結構性能。

為解決上述問題，本發明提供一種半導體結構的形成方法，包括：提供基底，所述基底包括第一晶體管區和第二晶體管區，所述基底的第一晶體管區和第二晶體管區包括襯底和位于襯底上的鰭部；在所述第一晶體管區襯底上形成第一犧牲層，所述第一犧牲層的表面低于所述鰭部頂部表面；對所述第一犧牲層進行第一離子注入；進行第一離子注入之后，去除所述第一犧牲層；去除所述第一犧牲層之后，進行退火處理。

可選的，所述第一犧牲層為抗反射涂層、氧化硅層或氮化硅層。

可選的，對所述第一晶體管區第一犧牲層進行離子注入之前，還包括：在所述第二晶體管區形成第二犧牲層，所述第二犧牲層覆蓋所述第二晶體管區鰭部頂部和側壁。

可選的，所述第一犧牲層與第二犧牲層的材料相同。

可選的，形成所述第一犧牲層和第二犧牲層的步驟包括：在所述第一晶體管區和第二晶體管區襯底上形成初始犧牲層，所述初始犧牲層表面高于所述鰭部頂部表面；去除第一晶體管區部分厚度的初始犧牲層，在第一晶體管區形成第一犧牲層，在第二晶體管區形成第二犧牲層。

可選的，去除第一晶體管區部分厚度的初始犧牲層的工藝包括：干法刻蝕或濕法刻蝕。

可選的，形成初始犧牲層的工藝包括：旋涂工藝或流體化學氣相沉積工藝。

可選的，去除所述第一犧牲層的工藝包括：灰化工藝、干法刻蝕或濕法刻蝕。

可選的，去除所述第一犧牲層之后，還包括：在第一晶體管區和第二晶體管區襯底上形成隔離結構，所述隔離結構表面低于所述鰭部頂部表面，且所述隔離結構的厚度大于或等于所述第一犧牲層的厚度。

可選的，所述第一犧牲的厚度與所述隔離結構的厚度相等。

可選的，所述第二晶體管區用于形成PMOS晶體管；還包括：對所述第二晶體管區隔離結構進行第二離子注入。