[發明專利]集成電路及其制作方法

有效

• 申請號: 201610528411.7
• 申請日: 2016-07-06
• 公開（公告）號: CN107591402B
• 公開（公告）日: 2021-03-16
• 發明（設計）人: 鄭兆陞
• 申請（專利權）人: 聯華電子股份有限公司
• 主分類號: H01L27/115
• 分類號: H01L27/115;H01L27/11521
• 代理公司: 北京市柳沈律師事務所 11105
• 代理人: 陳小雯

本發明公開一種集成電路及其制作方法。該制作方法包含有以下步驟：提供一定義有一存儲區與一核心區的基底，并于該存儲區內形成至少二個半導體字符線、二個存儲單元以及一半導體柵極。隨后于該核心區內形成至少一晶體管元件，該晶體管元件包含有一虛置柵極，且該虛置柵極的高度大于該半導體字符線的高度。接下來于該多個半導體字符線、該多個存儲單元、該半導體柵極以及該晶體管元件上形成一保護層，隨后移除部分該保護層以暴露出該晶體管元件的該虛置柵極。接下來，移除該虛置柵極，以于該晶體管元件內形成一柵極溝槽，之后于該柵極溝槽內形成一金屬柵極。

技術領域

本發明涉及一種集成電路及其制作方法，尤其是涉及一種包含有閃存存儲器的集成電路及其制作方法。

背景技術

非揮發性存儲器(nonvolatile memory)是現今各種電子裝置中用于存儲結構數據、程序數據等的存儲器元件，其中閃存存儲器由于具有可進行多次數據的存入、讀取、抹除(erase)等動作，且存入的數據在斷電后不會消失等優點，而成為個人電腦或電子設備所廣泛采用的一種非揮發性存儲器(non-volatile memory)元件。

而在半導體集成電路的發展中，為了達到降低成本及簡化制作工藝步驟的需求，將存儲單元(memory cell)與周邊/核心電路的元件整合在同一芯片上已逐漸成為一種趨勢，例如將閃存存儲器與邏輯元件整合在同一芯片上，則稱之為嵌入式閃存存儲器(embedded flash memory)。由于存儲單元與周邊/核心電路的元件架構并非全然相同，因此嵌入式閃存存儲器技術無法避免的增加了制作工藝復雜度與制作工藝難度，甚至造成集成電路整合性的問題。

發明內容

因此，本發明的一目的在于提供一種包含有閃存存儲器的集成電路及其制作方法，以解決上述問題。

為達上述目的，本發明提供的一種集成電路的制作方法，該制作方法包含有以下步驟：首先提供一基底，該基底上定義有一存儲區(memory region)與一核心區(coreregion)。接下來，在該存儲區內形成至少二個半導體字符線(word line)、二個存儲單元(memory cell)以及一半導體柵極，該多個存儲單元設置于該多個半導體字符線之間，且該半導體柵極設置于該多個存儲單元之間。隨后，在該核心區內形成至少一晶體管元件，該晶體管元件包含有一虛置柵極。該多個半導體字符線包含有一第一高度，該虛置柵極包含有一第二高度，且該第二高度大于該第一高度。在形成包含有虛置柵極的晶體管元件之后，在該多個半導體字符線、該多個存儲單元、該半導體柵極以及該晶體管元件上形成一保護層，隨后移除部分該保護層以暴露出該晶體管元件的該虛置柵極，但該多個半導體位線與該半導體柵極仍然被該保護層覆蓋。接下來，移除該虛置柵極，以于該晶體管元件內形成一柵極溝槽。在形成該柵極溝槽之后，在該柵極溝槽內形成一金屬柵極。

本發明另提供一種集成電路，該集成電路包含有一其上定義有一存儲區與一核心區的基底、二個設置于該存儲區內的半導體字符線、二個設置于該存儲區內，且設置于該多個半導體字符線之間的存儲單元、一設置于該存儲區內，且設置于該多個柵極堆疊之間的半導體柵極、以及至少一設置于該核心區內的晶體管元件，且該晶體管元件包含有一金屬柵極。該金屬柵極的一高度等于或大于該多個半導體字符線的一高度與該半導體柵極的一高度。

根據本發明所提供的集成電路的制作方法，至少提供高度小于虛置柵極的高度的半導體字符線，且字符線上更可形成一保護層。因此，在進行取代/置換(replacement)柵極制作工藝移除晶體管元件的虛置柵極時，此高度差以及保護層的存在，可使半導體字符線不受到取代/置換柵極制作工藝的影響。更重要的是，根據本發明所提供的集成電路及其制作方法，可在不增加光掩模的前提下，有效地保護半導體字符線。換句話說，本發明所提供的集成電路及其制作方法，可在不再增加制作工藝復雜的前提下，完成具有不同結構要求的存儲區元件與核心區元件，而更有利于現有的半導體集成電路整合制作工藝。

附圖說明

圖1～圖8為本發明所提供的一集成電路及其制作方法的較佳實施例的示意圖；