[發明專利]半導體器件及半導體器件的制造方法

在審

• 申請號: 201610474194.8
• 申請日: 2016-06-24
• 公開（公告）號: CN106876461A
• 公開（公告）日: 2017-06-20
• 發明（設計）人: 千大煥;鄭永均;周洛龍;樸正熙;李鐘錫
• 申請（專利權）人: 現代自動車株式會社
• 主分類號: H01L29/78
• 分類號: H01L29/78;H01L29/06;H01L21/336
• 代理公司: 北京康信知識產權代理有限責任公司11240
• 代理人: 陳鵬,李靜

相關申請的交叉引用

本申請要求于2015年12月14日向韓國知識產權局提交的韓國專利申請No.10-2015-0178098的優先權權益，其全部內容通過引證結合于此。

技術領域

本公開涉及包括碳化硅(SiC)的半導體器件及其制造方法。

背景技術

功率半導體器件需要具有低導通電阻或低飽和電壓，以在大量電流流過時，降低導電狀態下的功率損耗。進一步地，功率半導體器件需要具有承受其PN結下的反向高電壓的能力，當功率半導體器件斷開或開關斷開時，反向高電壓可施加到功率半導體器件的相對端上，也就是，功率半導體器件具有高擊穿電壓特性。

當滿足電力條件和物理條件的各種功率半導體器件封裝在一個模塊中時，包含在封裝模塊內的半導體器件的數量及其電性規格可能根據系統需要的條件而變化。

通常，使用三相功率半導體模塊來生成驅動電機的洛倫茲力(Lorentz force)。也就是，三相功率半導體模塊控制施加到電機上的電流和功率，使得確定電機的驅動狀態。

盡管傳統的硅絕緣柵雙極型晶體管(IGBT)和硅二極管已包含并用在三相半導體模塊中，但三相半導體模塊近來趨向于包括碳化硅(SiC)金屬氧化物半導體場效應晶體管(MOSFET)和碳化硅二極管，以最小化其中的功耗以及提高三相半導體模塊的切換速度。

當硅IGBT或碳化硅MOSFET連接到單獨的二極管時，需要多條配線來實現連接，并且由于多條配線會出現寄生電容和電感，模塊的切換速度會降低。

背景部分公開的上述信息只為加強對本公開背景的理解，因此，上述信息可能包含未構成本國普通技術人員已熟悉的現有技術的信息。

發明內容

本公開致力于提供一種包含MOSFET區域和二極管區域的碳化硅半導體器件。

本公開的示例性實施方式提供了一種半導體器件，該半導體器件包括：n-型層，其設置在n+型碳化硅基板的第一表面上；第一溝槽和第二溝槽，第一溝槽和第二溝槽設置在n-型層上且彼此隔開；P型區域，其包圍第一溝槽的側面和拐角；n+型區域，其設置在P型區域和第一溝槽與第二溝槽之間的n-型層上；柵絕緣層，其設置在第二溝槽內；柵電極，其設置在柵絕緣層上；氧化層，其設置在柵電極上；源電極，其設置在氧化層和n+型區域上且設置在第一溝槽內；以及漏電極，其設置在n+型碳化硅基板的第二表面上，其中源電極可與設置在第一溝槽下方的n-型層接觸。

半導體器件可進一步包括設置在n-型層和n+型區域之間的低濃度n-型層。

低濃度n-型層的摻雜濃度可小于n-型層的摻雜濃度。

低濃度n-型層可設置在第二溝槽和p型區域之間。

半導體器件可進一步包括設置在p型區域和第一溝槽之間的p+型區域。

p+型區域可包圍第一溝槽的側面和拐角。

源電極可包括肖特基電極(Schottky electrode)和設置在肖特基電極上的歐姆電極。

歐姆電極可與設置在第一溝槽下方的n型層接觸。

本公開的另一個實施方式提供了一種半導體器件的制造方法，該方法包括：在n+型碳化硅基板的第一表面上依次形成n-型層和低濃度n-型層；在低濃度n-型層上形成n+型區域；通過刻蝕n+型區域和低濃度n-型層形成彼此隔開的第一溝槽和第二溝槽；形成包圍第一溝槽的側面和拐角的p型區域；在第二溝槽內形成柵絕緣層；在柵絕緣層上形成柵電極；在柵電極上形成氧化層；在氧化層和n+型區域內以及在第一溝槽上形成源電極；以及在n+型碳化硅基板的第二表面上形成漏電極，其中多個p型區域可彼此隔開，且源電極可與設置在第一溝槽下方的n-型層接觸。

在形成P型區域時，可采用傾斜離子注入法注入p離子。

半導體器件的制造方法可進一步包括在p型區域和第一溝槽之間形成p+型區域。

在形成p+型區域時，可采用傾斜離子注入法注入p+離子。

根據本公開的實施方式，半導體器件不需要配線來連接MOSFET器件和二極管器件，這是因為其中包括了MOSFET區域和二極管區域。這樣，半導體器件的尺寸可減小。

進一步地，根據本公開的實施方式，由于MOSFET區域和二極管區域包含在一個半導體器件內而不需要配線，因此可提高半導體器件的切換速度。

附圖說明

圖1示出了根據本公開的示例性實施方式的半導體器件的橫斷面示意圖。

圖2示出了根據本公開的另一個示例性實施方式的半導體器件的橫斷面示意圖。