[發明專利]半導體結構及其形成方法

在審

• 申請號: 201610407516.7
• 申請日: 2016-06-12
• 公開（公告）號: CN107492495A
• 公開（公告）日: 2017-12-19
• 發明（設計）人: 鄭大燮;方磊;楊廣立;陳德艷
• 申請（專利權）人: 中芯國際集成電路制造(上海)有限公司;中芯國際集成電路制造(北京)有限公司
• 主分類號: H01L21/336
• 分類號: H01L21/336;H01L29/78
• 代理公司: 北京集佳知識產權代理有限公司11227
• 代理人: 高靜,吳敏

技術領域

本發明涉及半導體制造領域，特別涉及一種半導體結構及其形成方法。

背景技術

橫向擴散金屬氧化物半導體(Laterally Diffused Metal Oxide Semiconductor,LDMOS)晶體管主要應用于功率集成電路。LDMOS晶體管是一種通過平面擴散(planar diffusion)在半導體基板表面形成橫向電流路徑的半導體結構。因此LDMOS晶體管具有良好的熱穩定性和頻率穩定性、較高的增益和耐久性、較低的反饋電容和熱阻，以及恒定的輸入阻抗和簡單的偏流電路等諸多優勢。

對于用作功率集成電路的LDMOS晶體管，導通電阻(R_dson)和擊穿電壓(Breakdown Voltage,BV)是衡量器件性能的兩個重要指標。對于LDMOS而言，通常希望具有較大的擊穿電壓和較小的導通電阻。

對于現有技術中的LDMOS晶體管，往往存在擊穿電壓過低的問題。

發明內容

本發明解決的問題是提供一種半導體結構及其形成方法，以提高LDMOS晶體管的擊穿電壓。

為解決上述問題，本發明提供一種半導體結構的形成方法，包括：

提供襯底；在所述襯底上形成掩膜層，所述掩膜層具有底部露出所述襯底的開口；在所述開口底部的襯底內形成隔離結構；對所述開口露出的隔離結構進行減薄處理，在所述隔離結構頂部形成凹槽；形成位于所述襯底上的柵極，所述柵極覆蓋部分所述凹槽。

可選的，形成隔離結構的步驟中，開口底部和開口相鄰的掩膜層下方均形成有隔離結構，并且，從開口側壁至開口相鄰的掩膜層方向上，所述隔離結構的厚度逐漸減小。

可選的，所述隔離結構的材料為氧化物。

可選的，提供襯底之后，形成掩膜層之前，還包括：在所述襯底上形成氧化層；形成所述隔離結構的步驟包括：通過局部硅氧化的方式形成所述隔離結構。

可選的，對所述開口露出的隔離結構進行減薄處理，在所述隔離結構頂部形成凹槽的步驟包括：以所述掩膜層為掩模，刻蝕去除所述開口底部隔離結構的部分厚度，在所述隔離結構頂部形成凹槽。

可選的，刻蝕所述開口底部隔離結構的步驟包括：通過干法刻蝕的方式去除所述開口底部隔離結構的部分厚度。

可選的，刻蝕去除隔離結構的厚度小于所述隔離結構厚度的一半。

可選的，形成所述凹槽的步驟中，所述凹槽的深度與剩余所述隔離結構厚度的比值小于1。

可選的，所述半導體結構用于形成橫向擴散場效應晶體管；在形成所述凹槽之后，在形成所述柵極之前，所述形成方法還包括：在所述襯底內形成包圍所述隔離結構的第一摻雜區，所述第一摻雜區內具有第一摻雜離子。

可選的，所述半導體結構用于形成橫向擴散場效應晶體管；提供襯底之后，形成所述掩膜層之前，所述形成方法還包括：在所述襯底內形成第一摻雜區，所述第一摻雜區內具有第一摻雜離子；形成掩膜層的步驟中，所述開口的底部露出部分所述第一摻雜區的襯底；形成隔離結構的步驟包括：形成位于所述第一摻雜區內的所述隔離結構。

可選的，形成第一摻雜區的步驟包括：通過離子注入的方式在所述襯底內形成所述第一摻雜區。

可選的，形成第一摻雜區的步驟中，對所述隔離結構下方以及與所述隔離結構相鄰的部分襯底進行離子注入。

可選的，所述形成方法還包括：在所述襯底內形成與所述第一摻雜區相間隔的第二摻雜區，所述第二摻雜區內具有第二摻雜離子；形成柵極的步驟中，所述柵極還位于部分所述第二摻雜區上方。

可選的，形成柵極之后，所述形成方法還包括：在所述隔離結構遠離所述柵極一側的第一摻雜區內形成漏區，所述漏區內具有第一摻雜離子；在所述柵極露出的第二摻雜區內形成源區，所述源區內具有第一摻雜離子。

相應的，本發明還提供一種半導體結構，包括：

襯底；位于所述襯底內的隔離結構，所述隔離結構頂部具有凹槽；位于所述襯底上的柵極，所述柵極覆蓋部分所述凹槽。

可選的，從所述凹槽側壁至相鄰襯底方向上所述隔離結構的厚度逐漸減小。

可選的，所述隔離結構為局部硅氧化隔離結構。

可選的，所述凹槽的深度與所述凹槽底部隔離結構厚度的比值小于1。

可選的，所述半導體結構用于形成橫向擴散場效應晶體管；所述半導體結構還包括：位于所述襯底內包圍所述隔離結構的第一摻雜區，所述第一摻雜區內具有第一摻雜離子。