[發明專利]一種負升壓電路、半導體器件及電子裝置

有效

• 申請號: 201610402677.7
• 申請日: 2016-06-07
• 公開（公告）號: CN107481745B
• 公開（公告）日: 2020-08-18
• 發明（設計）人: 權彞振;倪昊;鄭曉;殷常偉
• 申請（專利權）人: 中芯國際集成電路制造（上海）有限公司;中芯國際集成電路制造（北京）有限公司
• 主分類號: G11C5/14
• 分類號: G11C5/14
• 代理公司: 北京市磐華律師事務所 11336
• 代理人: 高偉;張建

本發明提供一種負升壓電路、半導體器件及電子裝置。該負升壓電路包括第一傳輸電路，所述第一傳輸電路配置為將基準信號傳輸至第一升壓節點；第一延時電路，所述第一延時電路配置為基于所述第一傳輸電路的反饋信號和第一抬升使能信號生成第一電壓抬升信號；第一電壓抬升電路，所述第一電壓抬升電路配置為基于所述第一電壓抬升信號將所述第一升壓節點的電壓轉變為第一階負偏壓，其中所述第一延時電路配置為使所述第一傳輸電路的反饋信號和所述第一電壓抬升信號之間具有第一預定延時。本發明的負升壓電路就有更高效的負升壓電路，本發明的半導體器件和電子裝置具有更好的讀操作性能。

技術領域

本發明涉及半導體技術領域，具體而言涉及一種負升壓電路、半導體器件及電子裝置。

背景技術

隨著半導體制程技術的發展，在存儲裝置方面已開發出存取速度較快的快閃存儲器(flash memory)。快閃存儲器具有可多次進行信息的存入、讀取和擦除等動作，且存入的信息在斷電后也不會消失的特性，因此，快閃存儲器已成為個人電腦和電子設備所廣泛采用的一種非易失性存儲器。

PMOS類型的快速存儲器需要負的升壓電路(negative boost circuit)，用于利用0V或VDD(工作電壓，例如為1.2V)偏壓生成負偏壓(例如為-1.2V)，以用于進行讀操作。在低電源應用中，常用的是兩階負升壓電路(dual stage negative boost circuit)，其基本原理是：當施加使能信號后，首先在第一偏壓信號作用下，進行第一階段的升壓生成第一負偏壓，當完成第一階段的升壓之后，進行第二階段的升壓，將第一負偏壓升壓為目標負偏壓。然而，目前的兩階負升壓電路，在第一階段和第二階段的升壓中存在傳輸晶體管使能和偏壓施加動作重疊的問題，即傳輸晶體管關閉之前偏壓已經施加的問題，這使得最終的負偏壓(或boost效果)不夠理想。

因此，有必要提出一種的新的負升壓電路，以解決上述問題。

發明內容

在發明內容部分中引入了一系列簡化形式的概念，這將在具體實施方式部分中進一步詳細說明。本發明的發明內容部分并不意味著要試圖限定出所要求保護的技術方案的關鍵特征和必要技術特征，更不意味著試圖確定所要求保護的技術方案的保護范圍。

為了克服目前存在的問題，本發明一方面提供一種負升壓電路，用于生成負偏壓，該負升壓電路包括：第一傳輸電路，所述第一傳輸電路配置為將基準信號傳輸至第一升壓節點；第一延時電路，所述第一延時電路配置為基于所述第一傳輸電路的反饋信號和第一抬升使能信號生成第一電壓抬升信號；第一電壓抬升電路，所述第一電壓抬升電路配置為基于所述第一電壓抬升信號將所述第一升壓節點的電壓轉變為第一階負偏壓，其中所述第一延時電路配置為使所述第一傳輸電路的反饋信號和所述第一電壓抬升信號之間具有第一預定延時。

進一步地，所述第一傳輸電路包括第一傳輸晶體管和第一電壓反饋節點，所述第一傳輸晶體管的源端與所述基準信號連接，所述第一傳輸晶體管的漏端與所述第一升壓節點連接，所述第一傳輸晶體管的柵端與所述第一電壓反饋節點連接。

進一步地，所述第一傳輸電路還包括第一開關晶體管和第二開關晶體管，所述第一開關晶體管的源端與工作電源連接，所述第一開關晶體管的漏端與所述第一電壓反饋節點連接，所述第一開關晶體管的柵端與第一傳輸使能信號連接，所述第二開關晶體管的源端與所述第一電壓反饋節點連接，所述第二開關晶體管的漏端與所述第一升壓節點連接，所述第二開關晶體管的柵端與所述第一傳輸使能信號連接，所述第一傳輸使能信號配置為使所述第一開關晶體管關斷，第二開關晶體管導通。

進一步地，所述第一抬升電路包括第一抬升電容，所述第一抬升電容第一端與所述第一升壓節點連接，第二端與所述第一電壓抬升信號連接，所述第一延時電路配置為在所述第一傳輸晶體管關斷之后使所述第一電壓抬升信號由高電平轉變為低電平，以使所述第一升壓節點的電壓轉變為第一階負偏壓。