[發(fā)明專利]一種半導(dǎo)體器件及其制造方法、電子裝置

在審

• 申請?zhí)枺?/td>: 201610392648.7
• 申請日: 2016-06-03
• 公開（公告）號(hào): CN107464782A
• 公開（公告）日: 2017-12-12
• 發(fā)明（設(shè)計(jì)）人: 楊曉芳;王鷁奇;蔡建祥
• 申請（專利權(quán)）人: 中芯國際集成電路制造（上海）有限公司;中芯國際集成電路制造（北京）有限公司
• 主分類號(hào): H01L21/8234
• 分類號(hào): H01L21/8234;H01L27/088
• 代理公司: 北京市磐華律師事務(wù)所11336
• 代理人: 董巍,高偉

技術(shù)領(lǐng)域

本發(fā)明涉及半導(dǎo)體制造工藝，具體而言涉及一種半導(dǎo)體器件及其制造方法、電子裝置。

背景技術(shù)

射頻收發(fā)開關(guān)(RF T/R switch)作為無線寬帶收發(fā)芯片的最前端電路，主要作用是控制整個(gè)收發(fā)機(jī)芯片的接收與發(fā)射狀態(tài)的切換，它連接著收發(fā)天線、低噪聲放大器和功率放大器，是收發(fā)芯片中的關(guān)鍵模塊。

目前，在設(shè)計(jì)射頻收發(fā)開關(guān)時(shí)，通常需要具有非常大寬度的器件來滿足射頻收發(fā)開關(guān)大的輸入/輸出功率，這些器件的寬度甚至達(dá)到um級(jí)別。在采用體硅(bulk)CMOS工藝制作射頻收發(fā)開關(guān)器件時(shí)，高頻條件下的耦合會(huì)造成功率的損失，進(jìn)而造成射頻收發(fā)開關(guān)性能的下降。因此，目前產(chǎn)業(yè)上普遍采用SOI襯底工藝來制作射頻收發(fā)開關(guān)器件。

發(fā)明內(nèi)容

針對現(xiàn)有技術(shù)的不足，本發(fā)明提供一種半導(dǎo)體器件的制造方法，包括：提供半導(dǎo)體襯底，在所述半導(dǎo)體襯底中形成有多個(gè)隔離結(jié)構(gòu)；在所述隔離結(jié)構(gòu)之間限定的半導(dǎo)體襯底上形成柵極結(jié)構(gòu)；在所述柵極結(jié)構(gòu)兩側(cè)形成側(cè)壁結(jié)構(gòu)；沉積內(nèi)連層，覆蓋所述柵極結(jié)構(gòu)、所述側(cè)壁結(jié)構(gòu)、所述隔離結(jié)構(gòu)和所述半導(dǎo)體襯底；圖案化所述內(nèi)連層，露出所述柵極結(jié)構(gòu)，通過所述內(nèi)連層將源極和漏極延伸至鄰近的所述隔離結(jié)構(gòu)上。

在一個(gè)示例中，所述半導(dǎo)體襯底為體硅襯底。

在一個(gè)示例中，所述柵極結(jié)構(gòu)包括自下而上層疊的柵極介電層、柵極材料層和柵極硬掩蔽層。

在一個(gè)示例中，所述源極和漏極的特征尺寸取決于所述柵極結(jié)構(gòu)之間的最小特征尺寸。

在一個(gè)示例中，在形成所述隔離結(jié)構(gòu)之前，還包括在所述半導(dǎo)體襯底中形成深N阱的步驟，在形成所述隔離結(jié)構(gòu)之后，還包括在所述隔離結(jié)構(gòu)之間限定的半導(dǎo)體襯底中形成P阱的步驟。

在一個(gè)示例中，所述內(nèi)連層的材料包括多晶硅。

在一個(gè)示例中，在形成所述側(cè)壁結(jié)構(gòu)之前，還包括以所述柵極結(jié)構(gòu)為掩膜，實(shí)施LDD注入的步驟。

在一個(gè)示例中，在圖案化所述內(nèi)連層之后，還包括實(shí)施離子注入形成源極和漏極的步驟。

在一個(gè)實(shí)施例中，本發(fā)明還提供一種采用上述方法制造的半導(dǎo)體器件，所述半導(dǎo)體器件為射頻收發(fā)開關(guān)。

在一個(gè)實(shí)施例中，本發(fā)明還提供一種電子裝置，所述電子裝置包括所述半導(dǎo)體器件。

根據(jù)本發(fā)明，可以大幅縮減MOS源/漏極占用芯片有源區(qū)的面積，MOS寄生電容值也隨之顯著降低，進(jìn)而有效提升射頻收發(fā)開關(guān)的性能。

附圖說明

本發(fā)明的下列附圖在此作為本發(fā)明的一部分用于理解本發(fā)明。附圖中示出了本發(fā)明的實(shí)施例及其描述，用來解釋本發(fā)明的原理。

附圖中：

圖1A為根據(jù)現(xiàn)有技術(shù)制作的射頻收發(fā)開關(guān)的示意性剖面圖；

圖1B為本發(fā)明提出的射頻收發(fā)開關(guān)的示意性剖面圖；

圖2A-圖2B為根據(jù)本發(fā)明示例性實(shí)施例一的方法依次實(shí)施的步驟所分別獲得的器件的示意性剖面圖；

圖3為根據(jù)本發(fā)明示例性實(shí)施例一的方法依次實(shí)施的步驟的流程圖；

圖4為根據(jù)本發(fā)明示例性實(shí)施例三的電子裝置的示意圖。

具體實(shí)施方式

在下文的描述中，給出了大量具體的細(xì)節(jié)以便提供對本發(fā)明更為徹底的理解。然而，對于本領(lǐng)域技術(shù)人員而言顯而易見的是，本發(fā)明可以無需一個(gè)或多個(gè)這些細(xì)節(jié)而得以實(shí)施。在其他的例子中，為了避免與本發(fā)明發(fā)生混淆，對于本領(lǐng)域公知的一些技術(shù)特征未進(jìn)行描述。

應(yīng)當(dāng)理解的是，本發(fā)明能夠以不同形式實(shí)施，而不應(yīng)當(dāng)解釋為局限于這里提出的實(shí)施例。相反地，提供這些實(shí)施例將使公開徹底和完全，并且將本發(fā)明的范圍完全地傳遞給本領(lǐng)域技術(shù)人員。在附圖中，為了清楚，層和區(qū)的尺寸以及相對尺寸可能被夸大。自始至終相同附圖標(biāo)記表示相同的元件。

應(yīng)當(dāng)明白，當(dāng)元件或?qū)颖环Q為“在...上”、“與...相鄰”、“連接到”或“耦合到”其它元件或?qū)訒r(shí)，其可以直接地在其它元件或?qū)由稀⑴c之相鄰、連接或耦合到其它元件或?qū)樱蛘呖梢源嬖诰娱g的元件或?qū)印Ｏ喾矗?dāng)元件被稱為“直接在...上”、“與...直接相鄰”、“直接連接到”或“直接耦合到”其它元件或?qū)訒r(shí)，則不存在居間的元件或?qū)印?yīng)當(dāng)明白，盡管可使用術(shù)語第一、第二、第三等描述各種元件、部件、區(qū)、層和/或部分，這些元件、部件、區(qū)、層和/或部分不應(yīng)當(dāng)被這些術(shù)語限制。這些術(shù)語僅僅用來區(qū)分一個(gè)元件、部件、區(qū)、層或部分與另一個(gè)元件、部件、區(qū)、層或部分。因此，在不脫離本發(fā)明教導(dǎo)之下，下面討論的第一元件、部件、區(qū)、層或部分可表示為第二元件、部件、區(qū)、層或部分。