[發(fā)明專利]一種集成度高的云終端用主板電路

有效

• 申請(qǐng)?zhí)枺?/td>: 201610342584.X
• 申請(qǐng)日: 2014-07-25
• 公開（公告）號(hào): CN106027110B
• 公開（公告）日: 2018-04-17
• 發(fā)明（設(shè)計(jì)）人: 馬曰武;范蔚;于勇;張迎春
• 申請(qǐng)（專利權(quán)）人: 山東中鴻云計(jì)算技術(shù)有限公司
• 主分類號(hào): H04B1/40
• 分類號(hào): H04B1/40
• 代理公司: 濟(jì)南舜源專利事務(wù)所有限公司37205
• 代理人: 李江

1.一種集成度高的云終端用主板電路，其特征在于：所述主板電路包括主板U1，所述主板U1的XURXD0/GPA0_0端、XUTXD0/GPA0_1端、XEINT16/KP_COL0/GPH2_0端、XpwmTOUT0/GPD0_0端、XpwmTOUT1/GPD0_1端、XpwmTOUT2/GPD0_2端和XpwmTOUT3/PWM_MIE/GPD20_3端接有云臺(tái)控制電路，主板U1的XURXD1/GPA0_4端和XUTXD1/GPA0_5端接有Zigbee模塊，主板U1的XuhDP端和XuhDM端接有USB集線模塊，主板U1的Xi2sSCLK1/PCM_SCLK1/AC97BITCLK/GPC0_0端、Xi2sCDCLK1/PCM_EXTCLK1/AC97RESETn/GPC0_1端、Xi2sLRCK1/PCM_FSYNC1/AC97SYNC/GPC0_2端、Xi2sSDI1/PCM_SIN1/AC97SDI/GPC0_3端和Xi2sSDO1/PCM_SOUT1/AC97SDO/GPC0_4端接有音頻模塊和3G/4G模塊，主板U1的Xmmc0CLK/GPG0_0端、Xmmc0CMD/GPG0_1端、Xmmc0CDn/GPG0_2端、Xmmc0DATA0/GPG0_3端、Xmmc0DATA1/GPG0_4端、Xmmc0DATA2/GPG0_5端和Xmmc0DATA3/GPG0_6端接SD卡，主板U1的Xi2cSDA0/GPD1_0端、Xi2cSCL0/GPD1_1端、XciPCLK/GPE0_0端、XciVSYNC/GPE0_1端、XciHREF/GPE0_2端、XciYDATA0/GPE0_3端、XciYDATA1/GPE0_4端、XciYDATA2/GPE0_5端、XciYDATA3/GPE0_6端、XciYDATA4/GPE0_7端、XciYDATA5/GPE1_0端、XciYDATA6/GPE1_1端、XciYDATA7/GPE1_2端、XciCLKenb/GPE1_3端和XciFIELD/GPE1_4端接有CMOS攝像頭模塊，主板U1的XnRESET端、XPWRRGTON端、XEINT2/GPH0_2端、Xi2cSDA2/IEM_SCLK/GPD1_4端、Xi2cSCL2/IEM_SPWI/GPD1_5端、XmsmADDR2/CAM_B_D2/CF_ADDR2/TS_CLK/GPJ0_2端和XmsmADDR3/CAM_B_D3/CF_IORDY/TS_SYNC/GPJ0_3端接有電源管理模塊；

所述USB集線模塊包括集成電路U11，集成電路U11的USBUP_DP端、USBUP_DM端接主板U1，集成電路U11的VBUS_DET端經(jīng)電阻R50接3.3V，集成電路U11的VBUS_DET端經(jīng)串聯(lián)的電阻R50和電容C89接地，集成電路U11的OCS1端經(jīng)電阻R52接3.3V，集成電路U11的OCS2端經(jīng)電阻R53接3.3V，集成電路U11的OCS3端經(jīng)電阻R54接3.3V，集成電路U11的OCS4端經(jīng)電阻R55接3.3V，集成電路U11的SUSP_IND/LOCAL_PWR/NON_REM0端經(jīng)電阻R57接地，集成電路U11的RESET端經(jīng)電阻R56接3.3V，集成電路U11的RESET端經(jīng)電容C90接地，集成電路U11的RESET端接主板U1的XnRSTOUT端，集成電路U11的XTAL1/CLKIN端經(jīng)并聯(lián)的電阻R62和晶振X7接集成電路U11的XTAL2/CLKIN_EN端，集成電路U11的XTAL1/CLKIN端接電容C91的一端，電容C91的另一端接晶振X2，電容C91的另一端接地，電容C91的另一端經(jīng)電容C92接集成電路U11的XTAL2/CLKIN_EN端，集成電路U11的TEST端接地，集成電路U11的PLLFILT端經(jīng)電容C96接地，集成電路U11的CRFILT端經(jīng)電容C101接地，集成電路U11的CRFILT端經(jīng)電容C101接集成電路U11的VSS端，集成電路U11的SDA/SMBDATA/NON_REM1端經(jīng)電阻R60接地，集成電路U11的SCL/SMBCLK/CFG_SEL0端經(jīng)電阻R59接地，集成電路U11的HS_IND/CFG_SEL1端經(jīng)電阻R58接地，集成電路U11的RBIAS端經(jīng)電阻R61接地，集成電路U11的VDD33_IO端接3.3V，集成電路U11的VDD33_REG端接3.3V，集成電路U11的VDD33_IO端經(jīng)電容C94接地，集成電路U11的VDD33_IO端接集成電路U11的VDDPLLREF/VDDA33端，集成電路U11的VDD33_REG端經(jīng)電容C93接地，集成電路U11的VDD33_REG端經(jīng)電容C95接地，集成電路U11的VDDPLLREF/VDDA33端與VDDA33_1端、VDDA33_2端、VDDA33_3端連接，集成電路U11的VDDPLLREF/VDDA33端經(jīng)并聯(lián)的電容C97、電容C98、電容C99和電容C100接地，集成電路U11的USBDN2_DP端和USBDN2_DM端接HOST類型接口普通USB插座；

集成電路U11的USBUP_DP端接主板U1的XuhDP端，集成電路U11的USBUP_DM端接主板U1的XuhDN端；

所述主板U1的型號(hào)為S5PV210AH-A0；所述集成電路U11的型號(hào)為USB2514B；

主板U1接云臺(tái)控制模塊，云臺(tái)控制模塊包括橫向云臺(tái)控制電路和縱向云臺(tái)控制電路，主板U1的XURXD0/GPA0_0端、XUTXD0/GPA0_1端和EINT16/KP_COL0/GPH2_0端接縱向云臺(tái)控制電路。

2.如權(quán)利要求1所述的一種集成度高的云終端用主板電路，其特征在于：所述主板U1的XOM0端經(jīng)電阻R7接地，主板U1的XOM1端經(jīng)插座J3接地，主板U1的XOM2端經(jīng)電阻R6接地，主板U1的XOM3端經(jīng)電阻R5接地，主板U1的XOM4端經(jīng)電阻R4接地，主板U1的XOM5端經(jīng)電阻R3接地，主板U1的XOM1端經(jīng)電阻R1接VDD_IO，主板U1的XOM2端經(jīng)插座J2接VDD_IO，主板U1的XOM3端經(jīng)插座J1接VDD_IO，主板U1的XXTI端經(jīng)電容C1接地，主板U1的XXTO端經(jīng)電容C2接地，主板U1的XXTI端經(jīng)電阻R8接XXTO端，主板U1的XXTI端經(jīng)晶振X1接XXTO端，主板U1的XusbXTI端經(jīng)電容C3接地，主板U1的XusbXTO端經(jīng)電容C5接地，主板U1的XusbXTI端經(jīng)電阻R11接XusbXTO端，主板U1的XusbXTI端經(jīng)晶振X2接XusbXTO端，主板U1的XhdmiXTI端經(jīng)電容C7接地，主板U1的XhdmiXTO端經(jīng)電容C8接地，主板U1的XhdmiXTI端經(jīng)電阻R14接X hdmiXTO端，主板U1的XhdmiXTI端經(jīng)晶振X4接XhdmiXTO端，主板U1的XrtcXTI端經(jīng)電容C4接地，主板U1的XrtcXTO端經(jīng)電容C6接地，主板U1的XrtcXTI端經(jīng)電阻R13接XrtcXTO端，主板U1的XrtcXTI端經(jīng)晶振X3接XrtcXTO端，主板U1的XuhREXT端經(jīng)電阻R10接地，主板U1的XuoREXT端經(jīng)電阻R12接地，主板U1的NC/EPLL端經(jīng)電容C9接地，主板U1的XDACIREF端經(jīng)電阻R22接地，主板U1的XDACVREF端經(jīng)電容C12接地，主板U1的XDACCOMP端經(jīng)電容C11接地，主板U1的XmipiVREG_0P4V端經(jīng)電容C10接地，主板U1的XHDMIREXT端經(jīng)電阻R21接地。