[發(fā)明專利]制造分裂柵非易失性閃存單元的方法

有效

• 申請(qǐng)?zhí)枺?/td>: 201610330742.X
• 申請(qǐng)日: 2016-05-18
• 公開（公告）號(hào): CN107425003B
• 公開（公告）日: 2020-07-14
• 發(fā)明（設(shè)計(jì)）人: C.王;L.邢;A.劉;M.刁;X.劉;N.杜
• 申請(qǐng)（專利權(quán)）人: 硅存儲(chǔ)技術(shù)公司
• 主分類號(hào): H01L27/11524
• 分類號(hào): H01L27/11524;H01L21/77;H01L27/11517
• 代理公司: 中國(guó)專利代理(香港)有限公司 72001
• 代理人: 申屠偉進(jìn);王傳道

1.一種形成非易失性存儲(chǔ)器單元的方法，包括：

提供具有存儲(chǔ)器單元區(qū)域和邏輯電路區(qū)域的半導(dǎo)體襯底；

形成設(shè)置在所述襯底的所述存儲(chǔ)器單元區(qū)域上方并與所述存儲(chǔ)器單元區(qū)域絕緣的一對(duì)導(dǎo)電浮動(dòng)?xùn)艠O；

形成一對(duì)導(dǎo)電控制柵極，每個(gè)導(dǎo)電控制柵極設(shè)置在所述浮動(dòng)?xùn)艠O中的一者上方并與之絕緣；

形成一對(duì)絕緣塊，每個(gè)絕緣塊設(shè)置在控制柵極中的一者上方；

在所述襯底中在所述一對(duì)導(dǎo)電浮動(dòng)?xùn)艠O之間形成第一源極區(qū)域；

通過執(zhí)行單個(gè)多晶硅沉積工藝在所述存儲(chǔ)器單元區(qū)域和所述邏輯電路區(qū)域中形成位于所述襯底上方并與之絕緣的單個(gè)保形多晶硅層，其中所述單個(gè)保形多晶硅層在所述一對(duì)絕緣塊上方向上延伸；

在所述存儲(chǔ)器單元區(qū)域和所述邏輯電路區(qū)域中在所述單個(gè)保形多晶硅層上方形成氧化物層；

從所述存儲(chǔ)器單元區(qū)域移除所述氧化物層以暴露所述單個(gè)保形多晶硅層；

在所述存儲(chǔ)器單元區(qū)域中對(duì)所述單個(gè)保形多晶硅層執(zhí)行化學(xué)-機(jī)械拋光，以使得在所述導(dǎo)電浮動(dòng)?xùn)艠O之間并在所述第一源極區(qū)域上方的所述單個(gè)保形多晶硅層的第一區(qū)塊與所述單個(gè)保形多晶硅層的其余部分分開并具有與所述一對(duì)絕緣塊的上表面齊平的上表面，其中所述化學(xué)-機(jī)械拋光使所述邏輯電路區(qū)域中的所述氧化物層暴露；

從所述邏輯電路區(qū)域移除所述氧化物層；

對(duì)所述單個(gè)保形多晶硅層的多個(gè)部分進(jìn)行選擇性蝕刻以產(chǎn)生：

設(shè)置在所述襯底上方的所述單個(gè)保形多晶硅層的第二區(qū)塊，其中所述一對(duì)導(dǎo)電浮動(dòng)?xùn)艠O中的一者設(shè)置在所述單個(gè)保形多晶硅層的所述第一區(qū)塊與所述第二區(qū)塊之間，

設(shè)置在所述襯底上方的所述單個(gè)保形多晶硅層的第三區(qū)塊，其中所述一對(duì)導(dǎo)電浮動(dòng)?xùn)艠O中的另一者設(shè)置在所述單個(gè)保形多晶硅層的所述第一區(qū)塊與所述第三區(qū)塊之間，以及

設(shè)置在所述襯底的所述邏輯電路區(qū)域上方并與所述邏輯電路區(qū)域絕緣的所述單個(gè)保形多晶硅層的第四區(qū)塊；

在所述襯底中與所述單個(gè)保形多晶硅層的所述第二區(qū)塊的側(cè)面相鄰形成第一漏極區(qū)域；

在所述襯底中與所述單個(gè)保形多晶硅層的所述第三區(qū)塊的側(cè)面相鄰形成第二漏極區(qū)域；

在所述襯底中與所述單個(gè)保形多晶硅層的所述第四區(qū)塊的第一側(cè)面相鄰形成第三漏極區(qū)域；以及

在所述襯底中與所述單個(gè)保形多晶硅層的所述第四區(qū)塊的第二側(cè)面相鄰形成第二源極區(qū)域，所述第四區(qū)塊的所述第二側(cè)面與所述第四區(qū)塊的所述第一側(cè)面相對(duì)。

2.一種形成非易失性存儲(chǔ)器單元的方法，包括：

提供具有存儲(chǔ)器單元區(qū)域和邏輯電路區(qū)域的半導(dǎo)體襯底；

形成設(shè)置在所述襯底的所述存儲(chǔ)器單元區(qū)域上方并與所述存儲(chǔ)器單元區(qū)域絕緣的一對(duì)導(dǎo)電浮動(dòng)?xùn)艠O；

在所述襯底中在所述一對(duì)導(dǎo)電浮動(dòng)?xùn)艠O之間形成第一源極區(qū)域；

在所述存儲(chǔ)器單元區(qū)域和所述邏輯電路區(qū)域中形成位于所述襯底上方并與之絕緣的多晶硅層，其中所述多晶硅層在所述一對(duì)導(dǎo)電浮動(dòng)?xùn)艠O上方向上延伸，并與所述一對(duì)導(dǎo)電浮動(dòng)?xùn)艠O絕緣；

在所述存儲(chǔ)器單元中在所述多晶硅層上形成氧化物間隔物；

選擇性移除所述多晶硅層的多個(gè)部分以產(chǎn)生：

設(shè)置在所述襯底上方以及所述一對(duì)導(dǎo)電浮動(dòng)?xùn)艠O之間的所述多晶硅層的第一區(qū)塊，

設(shè)置在所述襯底上方的所述多晶硅層的第二區(qū)塊，其中所述一對(duì)導(dǎo)電浮動(dòng)?xùn)艠O中的一者設(shè)置在所述多晶硅層的所述第一區(qū)塊與所述第二區(qū)塊之間，其中所述多晶硅層的所述第二區(qū)塊的側(cè)面與所述氧化物間隔物中的一者的側(cè)面對(duì)齊，

設(shè)置在所述襯底上方的所述多晶硅層的第三區(qū)塊，其中所述一對(duì)導(dǎo)電浮動(dòng)?xùn)艠O中的另一者設(shè)置在所述多晶硅層的所述第一區(qū)塊與所述第三區(qū)塊之間，其中所述多晶硅層的所述第三區(qū)塊的側(cè)面與所述氧化物間隔物中的一者的側(cè)面對(duì)齊，以及

設(shè)置在所述襯底的所述邏輯電路區(qū)域上方并與所述邏輯電路區(qū)域絕緣的所述多晶硅層的第四區(qū)塊；

在所述襯底中與所述多晶硅層的所述第二區(qū)塊的所述側(cè)面相鄰形成第一漏極區(qū)域；

在所述襯底中與所述多晶硅層的所述第三區(qū)塊的所述側(cè)面相鄰形成第二漏極區(qū)域；

在所述襯底中與所述多晶硅層的所述第四區(qū)塊的第一側(cè)面相鄰形成第三漏極區(qū)域；以及

在所述襯底中與所述多晶硅層的所述第四區(qū)塊的第二側(cè)面相鄰形成第二源極區(qū)域，所述第四區(qū)塊的所述第二側(cè)面與所述第四區(qū)塊的所述第一側(cè)面相對(duì)。