[發明專利]N路監測器

在審

• 申請號: 201711225449.8
• 申請日: 2017-11-29
• 公開（公告）號: CN108255520A
• 公開（公告）日: 2018-07-06
• 發明（設計）人: W·海爾曼;Y·范德里切
• 申請（專利權）人: 英特爾公司
• 主分類號: G06F9/38
• 分類號: G06F9/38
• 代理公司: 上海專利商標事務所有限公司 31100
• 代理人: 李煒;黃嵩泉

本申請公開了N路監測器。處理器核包括解碼電路，該解碼電路用于對指令解碼，其中所述指令指定要監測的地址；處理器核進一步包括監測器電路，其中，該監測器電路包括數據結構和經觸發隊列，數據結構用于存儲正由監測器電路監測的地址的多個條目，其中，監測器電路用于：響應于確定了針對正由監測器電路監測的地址的觸發事件發生，使正由監測器電路監測的地址入列到經觸發隊列中。處理器核進一步包括執行電路，該執行電路用于執行經解碼的指令以：將要監測的所指定地址的條目添加到數據結構中；以及使用高速緩存一致性協議確保對應于要監測的所指定地址的高速緩存行的一致性狀態處于共享狀態。

技術領域

本發明的實施例涉及計算機指令集架構領域，更具體地，涉及用于監測多個地址的指令。

背景技術

許多計算應用可受益于使用細粒度并行性以降低負載不平衡并允許更多并行操作。憑借細粒度并行性，應用劃分為大量小的任務，并且跨多個處理器來分派這些任務。然而，調度任務并在多個任務之間切換的開銷對于現有硬件有效利用細粒度并行性而言通常過高。

用于實現細粒度并行性的一種方式是僅在軟件中實現的方式。此方式典型地需要主動輪循機制，該主動輪循機制周期性地檢測是否有準備好用于消耗的數據。然而，此方式典型地導致高開銷。用于實現細粒度并行性的另一方式是在硬件中實現完整的任務處理(tasking)系統。然而，此方式在使用模式以及它能夠支持的任務數量方面是不靈活的。

在現代高性能處理器中，可由同步線程經由共享存儲器實現細粒度并行性。例如，線程可寄存要被監測的地址并進入最優狀態(例如，低功率模式)，直到數據被寫入那個地址。為實現此目的，處理器的指令集架構可包括用于監測用于寫入存儲器(write-to-memory)活動的所指定地址的指令。例如，處理器的指令集架構可包括MONITOR指令和MWAIT指令。MONITOR指令允許軟件指定要監測的地址范圍。MWAIT指令允許軟件指示邏輯處理器進入最優狀態(這可取決于實現方式而有所不同)，直到向由MONITOR指令指定的地址范圍的寫入操作發生。MONITOR/MWAIT指令因此可用于監測單個地址范圍。

附圖說明

通過參考用來說明本發明的實施例的以下描述和附圖，可最好地理解本發明。在附圖中：

圖1是示出根據一些實施例的用于執行用于監測多個地址的指令的處理器的框圖。

圖2A是示出根據一些實施例的配置成用于監測多個地址的雙核處理器的框圖。

圖2B是示出根據一些實施例的配置成用于監測多個地址的、實現共享L2高速緩存的雙核處理器的框圖。

圖3是示出根據一些實施例的監測器單元的框圖。

圖4A-圖4E是示出根據一些實施例的NMONITOR指令和NWAIT/NPOLL指令的示例性操作的示圖。

圖5是根據一些實施例的由用于執行NMONITOR指令的核執行的進程的流程圖。

圖6是根據一些實施例的由用于監測地址的核的監測器單元執行的進程的流程圖。

圖7是根據一些實施例的由用于執行NWAIT或NPOLL指令的核執行的進程的流程圖。

圖8是根據一些實施例的由用于處理NMONITOR指令的核執行的進程的流程圖。

圖9是根據一些實施例的由用于處理NWAIT指令的處理器核執行的進程的流程圖。

圖10是根據一些實施例的由用于處理NPOLL指令的核執行的進程的流程圖。

圖11是根據一些實施例的由用于處理NMONITOR指令以及之后的NWAIT指令的核執行的進程的流程圖。

圖12是根據一些實施例的由用于處理NMONITOR指令以及之后的NPOLL指令的核執行的進程的流程圖。