[發明專利]一種III族氮化物和硅異質集成襯底及其制造方法有效
| 申請號: | 201610283863.3 | 申請日: | 2016-04-29 |
| 公開(公告)號: | CN107342215B | 公開(公告)日: | 2021-09-28 |
| 發明(設計)人: | 陳龍 | 申請(專利權)人: | 上海芯晨科技有限公司 |
| 主分類號: | H01L21/02 | 分類號: | H01L21/02 |
| 代理公司: | 上海光華專利事務所(普通合伙) 31219 | 代理人: | 余明偉 |
| 地址: | 201800 上海*** | 國省代碼: | 上海;31 |
| 權利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關鍵詞: | 一種 iii 氮化物 硅異質 集成 襯底 及其 制造 方法 | ||
1.一種III族氮化物和硅異質集成襯底的制造方法,其特征在于,包括如下步驟:
S1:提供一自下而上依次包括硅襯底、第一絕緣層及硅層的SOI襯底;
S2:在所述硅層表面形成第二絕緣層,并刻蝕得到外延窗口;所述外延窗口自上而下依次貫穿所述第二絕緣層、硅層、第一絕緣層,并暴露出所述硅襯底;
S3:在所述外延窗口側壁形成作為隔離結構的側墻;
S4:在所述外延窗口內外延生長III族氮化物疊層結構;所述第一絕緣層、硅層、第二絕緣層構成硅基疊層結構;
S5:形成覆蓋于所述硅基疊層結構及所述III族氮化物疊層結構表面的蓋帽層;
其中,所述SOI襯底采用鍵合技術得到,所述鍵合技術在熱處理溫度為500℃附近時,氫離子注入處會形成連續的空腔,從而自動剝離形成SOI結構;所述SOI襯底采用混合晶向襯底,所述硅襯底采用(111)晶向硅,所述硅層采用(100)晶向硅;所述硅基疊層結構用于制作傳統電路,所述傳統電路是在所述硅層上制造;所述蓋帽層的下表面與所述III族氮化物疊層結構的上表面、所述隔離結構的上表面及所述第二絕緣層的上表面接觸,用于保護所述硅基疊層結構及所述III族氮化物疊層結構;所述III族氮化物疊層結構自下而上依次包括緩沖層、非故意摻雜GaN層、N型GaN層及AlGaN蓋帽層,或者自下而上依次包括緩沖層、非故意摻雜GaN層、AlGaN層、N型GaN層、InGaN量子阱層、P型AlGaN層及P型GaN層,所述III族氮化物疊層結構中GaN層與AlGaN層形成的二維電子氣遷移率大于2000cm2/V·s,載流子面濃度達到1013量級;于所述步驟S2中,形成所述外延窗口時,采用濕法腐蝕工藝刻蝕所述第一絕緣層。
2.一種III族氮化物和硅異質集成襯底,其特征在于,所述III族氮化物和硅異質集成襯底是采用如權利要求1所述的III族氮化物和硅異質集成襯底的制造方法制造得到,包括:
硅襯底;
形成于所述硅襯底第一預設區域表面的III族氮化物疊層結構;
形成于所述硅襯底第二預設區域表面的硅基疊層結構;所述硅基疊層結構自下而上依次包括第一絕緣層、硅層、第二絕緣層;所述硅基疊層結構與所述III族氮化物疊層結構之間通過隔離結構隔離;
覆蓋于所述硅基疊層結構及所述III族氮化物疊層結構表面的蓋帽層。
3.根據權利要求2所述的III族氮化物和硅異質集成襯底,其特征在于:所述第一絕緣層、第二絕緣層均包括二氧化硅材料。
4.根據權利要求2所述的III族氮化物和硅異質集成襯底,其特征在于:所述蓋帽層包括二氧化硅材料。
該專利技術資料僅供研究查看技術是否侵權等信息,商用須獲得專利權人授權。該專利全部權利屬于上海芯晨科技有限公司,未經上海芯晨科技有限公司許可,擅自商用是侵權行為。如果您想購買此專利、獲得商業授權和技術合作,請聯系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/201610283863.3/1.html,轉載請聲明來源鉆瓜專利網。
- 同類專利
- 專利分類
H01L 半導體器件;其他類目中不包括的電固體器件
H01L21-00 專門適用于制造或處理半導體或固體器件或其部件的方法或設備
H01L21-02 .半導體器件或其部件的制造或處理
H01L21-64 .非專門適用于包含在H01L 31/00至H01L 51/00各組的單個器件所使用的除半導體器件之外的固體器件或其部件的制造或處理
H01L21-66 .在制造或處理過程中的測試或測量
H01L21-67 .專門適用于在制造或處理過程中處理半導體或電固體器件的裝置;專門適合于在半導體或電固體器件或部件的制造或處理過程中處理晶片的裝置
H01L21-70 .由在一共用基片內或其上形成的多個固態組件或集成電路組成的器件或其部件的制造或處理;集成電路器件或其特殊部件的制造





