[發(fā)明專利]存儲(chǔ)單元

有效

• 申請(qǐng)?zhí)枺?/td>: 201610263582.1
• 申請(qǐng)日: 2016-04-26
• 公開（公告）號(hào): CN107316657B
• 公開（公告）日: 2020-08-28
• 發(fā)明（設(shè)計(jì)）人: 葉曉;金鳳吉
• 申請(qǐng)（專利權(quán)）人: 中芯國(guó)際集成電路制造（上海）有限公司;中芯國(guó)際集成電路制造（北京）有限公司
• 主分類號(hào): G11C16/10
• 分類號(hào): G11C16/10;G11C16/14
• 代理公司: 上海思微知識(shí)產(chǎn)權(quán)代理事務(wù)所(普通合伙) 31237
• 代理人: 屈蘅;李時(shí)云

本發(fā)明提供存儲(chǔ)單元中，包括：半導(dǎo)體襯底；位于半導(dǎo)體襯底中依次沿第一方向排列的漏區(qū)、連接區(qū)和源區(qū)，位于漏區(qū)和連接區(qū)之間的半導(dǎo)體襯底上的選擇柵，位于連接區(qū)和源區(qū)之間的半導(dǎo)體襯底上的浮柵，浮柵沿第二方向延伸的長(zhǎng)度大于選擇柵；浮柵在第二方向上遠(yuǎn)離選擇柵的一側(cè)形成有第一端和第二端，第一端上形成有控制柵，第二端兩側(cè)的半導(dǎo)體襯底中分別形成有編程源區(qū)和編程漏區(qū)，第二端、編程源區(qū)和編程漏區(qū)形成編程晶體管。本發(fā)明中，將編程區(qū)域和擦除區(qū)域分開，對(duì)編程晶體管進(jìn)行編程操作，控制柵上所需的操作電壓較小，可以更好的保護(hù)存儲(chǔ)單元，降低存儲(chǔ)單元的功耗，從而提高存儲(chǔ)單元的性能，延長(zhǎng)存儲(chǔ)單元的使用壽命。

技術(shù)領(lǐng)域

本發(fā)明涉及存儲(chǔ)單元技術(shù)領(lǐng)域，尤其涉及一種存儲(chǔ)單元。

背景技術(shù)

存儲(chǔ)單元裝置通常作為內(nèi)部元件、半導(dǎo)體集成電路提供于計(jì)算機(jī)或其它電子裝置中。存儲(chǔ)單元分為許多不同的類型，例如隨機(jī)存取存儲(chǔ)單元(RAM)、只讀存儲(chǔ)單元(ROM)、動(dòng)態(tài)隨機(jī)存取存儲(chǔ)單元(DRAM)、同步動(dòng)態(tài)隨機(jī)存取存儲(chǔ)單元(SDRAM)及非易失性快閃存儲(chǔ)單元。快閃存儲(chǔ)單元裝置已發(fā)展成為用于各種電子應(yīng)用的非易失性存儲(chǔ)單元的普遍來(lái)源。快閃存儲(chǔ)單元裝置通常使用允許高存儲(chǔ)單元密度、高可靠性及低功率消耗的單晶體管存儲(chǔ)單元單元。快閃存儲(chǔ)單元的常見使用包含個(gè)人計(jì)算機(jī)、個(gè)人數(shù)字助理(PDA)、數(shù)碼相機(jī)及蜂窩式電話。

現(xiàn)有技術(shù)中的存儲(chǔ)單元包括源極、漏極、選擇柵、浮柵以及位于浮柵上的控制柵。當(dāng)對(duì)存儲(chǔ)單元進(jìn)行操作時(shí)，選擇柵用于選中存儲(chǔ)單元中的某個(gè)存儲(chǔ)單元，并且在控制柵上加較高的操作電壓，電子(也即是數(shù)據(jù))存儲(chǔ)在浮柵中。然而，控制柵上較高的操作電壓使得存儲(chǔ)單元的功耗大，因此，控制柵上的操作電壓的高低決定了存儲(chǔ)單元的功耗。

發(fā)明內(nèi)容

本發(fā)明的目的在于，提供一種存儲(chǔ)單元，解決現(xiàn)有技術(shù)中控制柵上需要加較高的操作電壓而影響功耗的技術(shù)問題。

為解決上述技術(shù)問題，本發(fā)明提供一種存儲(chǔ)單元，包括：半導(dǎo)體襯底；位于所述半導(dǎo)體襯底中依次沿第一方向排列的漏區(qū)、連接區(qū)和源區(qū)，位于所述漏區(qū)和所述連接區(qū)之間的所述半導(dǎo)體襯底上的選擇柵，位于所述連接區(qū)和所述源區(qū)之間的所述半導(dǎo)體襯底上的浮柵，所述浮柵沿第二方向延伸的長(zhǎng)度大于所述選擇柵；所述浮柵在所述第二方向上遠(yuǎn)離所述選擇柵的一側(cè)形成有第一端和第二端，所述第一端上形成有控制柵，所述第二端兩側(cè)的所述半導(dǎo)體襯底中分別形成有編程源區(qū)和編程漏區(qū)，所述第二端、所述編程源區(qū)和所述編程漏區(qū)形成編程晶體管。

可選的，所述選擇柵與所述浮柵由一第一多晶硅形成。

可選的，所述控制柵由一第二多晶硅形成。

可選的，所述第二多晶硅還覆蓋所述漏區(qū)、所述源區(qū)以及所述連接區(qū)。

可選的，所述源區(qū)、所述連接區(qū)和所述漏區(qū)均為P型摻雜。

可選的，覆蓋所述漏區(qū)的所述第二多晶硅上形成有第一通孔，覆蓋所述源區(qū)的所述第二多晶硅上形成有第二通孔。

可選的，所述編程源區(qū)和所述編程漏區(qū)均為N型摻雜，所述編程晶體管為NMOS晶體管。

可選的，所述第二多晶硅還覆蓋編程源區(qū)和所述編程漏區(qū)，通過(guò)所述第二多晶硅將所述編程源區(qū)和所述編程漏區(qū)相連。

可選的，覆蓋所述編程源區(qū)的所述第二多晶硅上或覆蓋所述編程漏區(qū)的所述第二多晶硅上形成有第三通孔。

可選的，所述選擇柵上形成有第四通孔，所述控制柵上形成有第五通孔。

可選的，所述第一方向和所述第二方向垂直。

可選的，編程操作時(shí)，所述控制柵上加9V～14V的電壓，所述第二端上加0V的電壓。

可選的，擦除操作時(shí)，所述控制柵上加0V的電壓，所述源區(qū)上加9V～14V的電壓。