[發明專利]半導體器件及其制造方法

有效

• 申請號: 201210372056.0
• 申請日: 2012-09-28
• 公開（公告）號: CN103035651A
• 公開（公告）日: 2013-04-10
• 發明（設計）人: 李起洪;皮昇浩;樸寅洙
• 申請（專利權）人: 愛思開海力士有限公司
• 主分類號: H01L27/115
• 分類號: H01L27/115;H01L21/8247
• 代理公司: 北京弘權知識產權代理事務所(普通合伙) 11363
• 代理人: 石卓瓊;郭放

1.一種半導體器件，包括：

字線和層間絕緣層，所述字線和所述層間絕緣層交替地層疊；

溝道層，所述溝道層穿通所述字線和所述層間絕緣層；

隧道絕緣層，所述隧道絕緣層包圍所述溝道層；

第一電荷陷阱層，所述第一電荷陷阱層包圍所述隧道絕緣層，分別插入在所述字線與所述隧道絕緣層之間，并被摻雜第一雜質。

2.如權利要求1所述的半導體器件，還包括第二電荷陷阱層，所述第二電荷陷阱層包圍所述隧道絕緣層，并分別插入在所述層間絕緣層與所述隧道絕緣層之間。

3.如權利要求2所述的半導體器件，其中，所述第二電荷陷阱層被摻雜與所述第一雜質不同類型的第二雜質。

4.如權利要求1所述的半導體器件，其中，所述第一電荷陷阱層包含納米點。

5.如權利要求1所述的半導體器件，還包括第三電荷陷阱層，所述第三電荷陷阱層分別插入在各個字線與所述層間絕緣層之間，并插入所述字線與所述第一電荷陷阱層之間。

6.如權利要求1所述的半導體器件，還包括電荷阻擋層，所述電荷阻擋層分別包圍所述第一電荷陷阱層，并分別插入在所述各個字線與所述層間絕緣層之間、以及所述字線與所述第一電荷陷阱層之間。

7.如權利要求1所述的半導體器件，還包括電荷阻擋層，所述電荷阻擋層分別包圍所述第二電荷陷阱層，且分別插入在所述第一電荷陷阱層與所述字線之間。

8.如權利要求1所述的半導體器件，還包括：

第一電荷阻擋層，所述第一電荷阻擋層插入在各個層間絕緣層與所述隧道絕緣層之間；以及

第二電荷阻擋層，所述第二電荷阻擋層分別包圍所述第一電荷陷阱層，并分別插入在所述第一電荷陷阱層與所述字線之間。

9.如權利要求1所述的半導體器件，其中，所述第一雜質包括N型雜質、P型雜質、碳C、鍺Ge、錫Sn以及鉛Pb或它們的組合中的至少一種。

10.一種制造半導體器件的方法，包括以下步驟：

交替地形成第一材料層和第二材料層；

形成穿通所述第一材料層和所述第二材料層的至少一個溝道層、以及包圍所述溝道層的電荷陷阱層；

通過刻蝕所述第一材料層和所述第二材料層來形成暴露出所述第一材料層的縫隙；

去除被所述縫隙暴露出的所述第一材料層；

將第一雜質注入到通過去除所述第一材料層暴露出的所述電荷陷阱層中；以及

在去除了所述第一材料層的區域中形成層間絕緣層或字線。

11.如權利要求10所述的方法，其中，所述電荷陷阱層由未摻雜雜質的氮化物層形成。

12.如權利要求10所述的方法，其中，所述電荷陷阱層由被摻雜與所述第一雜質不同類型的第二雜質的氮化物層形成。

13.如權利要求10所述的方法，其中，所述電荷陷阱層由包含納米點的氮化物層形成。

14.如權利要求10所述的方法，還包括以下步驟：

在將所述第一雜質注入到通過去除所述第一材料層暴露出的所述電荷陷阱層之后，利用所述第一雜質作為種子，在所述電荷陷阱層內形成納米點。

15.如權利要求10所述的方法，還包括以下步驟：

在去除了所述第一材料層的區域中形成所述字線之前，在去除了所述第一材料層的所述區域的內部形成子電荷陷阱層。

16.如權利要求10所述的方法，還包括以下步驟：

在去除了所述第一材料層的區域中形成所述字線之前，在去除了所述第一材料層的所述區域的內部形成電荷阻擋層。

17.如權利要求10所述的方法，其中，形成所述溝道層和所述電荷陷阱層的步驟包括以下步驟：

通過刻蝕所述第一材料層和所述第二材料層來形成溝槽；

在所述溝槽的內壁上形成所述電荷陷阱層；

在所述電荷陷阱層上形成隧道絕緣層；以及

在所述隧道絕緣層上形成所述溝道層。