[發明專利]晶體管及其形成方法

在審

• 申請號: 201610231449.8
• 申請日: 2016-04-14
• 公開（公告）號: CN107301950A
• 公開（公告）日: 2017-10-27
• 發明（設計）人: 李勇
• 申請（專利權）人: 中芯國際集成電路制造(上海)有限公司;中芯國際集成電路制造(北京)有限公司
• 主分類號: H01L21/336
• 分類號: H01L21/336;H01L29/78
• 代理公司: 北京集佳知識產權代理有限公司11227
• 代理人: 高靜,吳敏

技術領域

本發明涉及半導體制造領域，尤其涉及一種晶體管及其形成方法。

背景技術

MOS(金屬-氧化物-半導體)晶體管是一種重要的晶體管，MOS晶體管的基本結構包括：半導體襯底；位于半導體襯底表面的柵極結構；分別位于柵極結構兩側半導體襯底中的源漏區。所述柵極結構包括位于半導體襯底的柵介質層和位于柵介質層表面的柵電極層。

形成MOS晶體管的工藝包括：提供半導體襯底；在所述半導體襯底表面形成柵極結構；在所述柵極結構兩側的半導體襯底中形成源漏區。

在后段工藝中，還包括：形成覆蓋所述柵極結構和半導體襯底的層間介質層；形成貫穿所述層間介質層的通孔，所述通孔暴露出所述源漏區的表面；在所述通孔中形成導電插塞。

隨著特征尺寸的進一步減小，相鄰柵極結構之間的距離減小，隨之柵極結構兩側的導電插塞和柵極結構之間的距離越來越小。使得MOS晶體管構成的晶體管中，柵電極層和導電插塞之間的隔離性能變差，使得晶體管的電學性能變差。

發明內容

本發明解決的問題是提供一種晶體管及其形成方法，以提高晶體管的電學性能。

為解決上述問題，本發明提供一種晶體管的形成方法，包括：提供基底，所述基底表面具有第一層間介質層和貫穿第一層間介質層的開口；在所述開口中形成位于所述開口側壁和底部的功函數層和位于所述功函數層上的柵電極層；去除所述柵電極層兩側側壁的功函數層，形成凹槽；在所述凹槽中形成保護層。

可選的，所述保護層的材料為氮化硅、氧化硅、氮氧化硅或碳化硅。

可選的，所述保護層的工藝為等離子體增強型化學氣相沉積工藝、高密度等離子體化學氣相沉積工藝或等離子體增強原子層沉積工藝。

可選的，所述保護層的電導率小于所述功函數層的電導率。

可選的，去除所述柵電極層兩側側壁部分的功函數層，形成凹槽。

可選的，去除所述柵電極層兩側側壁全部的功函數層，形成凹槽。

可選的，還包括：在所述功函數層和所述柵電極層之間形成阻擋層；去除所述柵電極層兩側側壁的功函數層和阻擋層，形成凹槽。

可選的，還包括：形成覆蓋所述第一層間介質層、保護層和柵電極層的第二層間介質層；形成貫穿所述第二層間介質層和第一層間介質層的通孔，所述通孔暴露出功函數層、保護層和柵電極層的兩側的基底表面；在所述通孔中形成導電插塞。

可選的，所述基底包括第一區域和第二區域；所述開口包括位于第一區域的第一開口和位于第二區域的第二開口；所述功函數層包括第一功函數層和第二功函數層；所述柵電極層包括第一柵電極層和第二柵電極層；所述凹槽包括第一凹槽和第二凹槽；所述保護層包括第一保護層和第二保護層；在所述開口中形成功函數層和柵電極層的過程包括：在第一開口中形成位于第一開口側壁和底部的第一功函數層和位于第一功函數層上的第一柵電極層；在第二開口中形成位于第二開口側壁和底部的第二功函數層和位于第二功函數層上的第二柵電極層；去除第一柵電極層兩側側壁的第一功函數層，形成第一凹槽；去除第二柵電極層兩側側壁的第二功函數層，形成第二凹槽；在所述凹槽中形成保護層的過程為：在第一凹槽中形成第一保護層；在第二凹槽中形成第二保護層。

可選的，還包括：在所述第一功函數層和所述第一柵電極層之間形成第一阻擋層；在所述第二功函數層和所述第二柵電極層之間形成第二阻擋層；去除所述第一柵電極層兩側側壁的第一功函數層和第一阻擋層，形成第一凹槽；去除所述第二柵電極層兩側側壁的第二功函數層和第二阻擋層，形成第二凹槽。

可選的，在所述第一功函數層和所述第一區域的基底之間還形成有第一 柵介質層；在所述第二功函數層和所述第二區域的基底之間還形成有第二柵介質層。

本發明還提供一種晶體管，包括：基底；第一層間介質層，位于所述基底表面；開口，貫穿第一層間介質層；功函數層，位于所述開口底部和部分側壁；柵電極層，位于所述開口中，且位于所述功函數層上；保護層，位于柵電極層兩側側壁，且位于所述功函數層的頂部表面。可選的，保護層的材料為氮化硅、氧化硅、氮氧化硅或碳化硅。

可選的，所述保護層的電導率小于所述功函數層的電導率。