[發明專利]一種并行碼相位搜索裝置及實現并行碼相位搜索的方法

有效

• 申請號: 201610228762.6
• 申請日: 2016-04-13
• 公開（公告）號: CN107290761B
• 公開（公告）日: 2020-07-28
• 發明（設計）人: 宋揮師;徐雄偉;劉航;趙海龍;劉曉燕;孫濤
• 申請（專利權）人: 大唐半導體設計有限公司
• 主分類號: G01S19/30
• 分類號: G01S19/30
• 代理公司: 北京安信方達知識產權代理有限公司 11262
• 代理人: 韓輝峰;李丹

1.一種并行碼相位搜索裝置，其特征在于，包括：第一組裝單元、第一傅里葉變換單元、第二組裝單元、第二傅里葉變換單元、復數共軛單元、乘法器、傅里葉反變換單元、取模單元和判決單元；其中，

第一組裝單元，用于將發往并行碼相位搜索電路第一傅里葉變換單元的混頻復數數據根據采樣率組裝為預設質數的冪次方尺寸的第一組裝數據；

第一傅里葉變換單元用于，接收第一組裝數據，對第一組裝數據進行傅里葉變換后輸出第一組裝變換結果，將第一組裝變換結果發往乘法器；

第二組裝單元用于，將并行碼相位搜索電路中粗捕獲CA碼發生器產生的本地碼根據采樣率組裝為預設質數的冪次方尺寸的第二組裝數據；

第二傅里葉變換單元用于，接收第二組裝數據，將第二組裝數據進行傅里葉變換處理后獲得第二組裝變換結果，并發送第二組裝變換結果至復數共軛單元；

復數共軛單元用于，接收第二組裝變換結果，對第二組裝變換結果進行復數共軛處理獲得組裝共軛結果，將組裝共軛結果發往乘法器；

乘法器用于，接收第一組裝變換結果和組裝共軛結果，將第一組裝變換結果和組裝共軛結果相乘后獲得組裝乘積；

傅里葉反變換單元用于，對組裝乘積進行傅里葉反變換處理，獲得組裝反變換結果；

取模單元用于，對獲得的組裝反變換結果進行取模處理，獲得取模結果；

判決單元用于，對獲得的取模結果按照預設策略進行相位判決后，獲得進行相位搜索的判決輸出。

2.根據權利要求1所述的并行碼相位搜索裝置，其特征在于，所述預設質數為2。

3.根據權利要求1或2所述的并行碼相位搜索裝置，其特征在于，所述第一組裝單元具體用于，

確定所述預設質數的冪次方尺寸與所述混頻復數數據的尺寸的第一組裝差值；

在所述混頻復數數據的末端添加確定的第一組裝差值個隨機數以組裝完成所述第一組裝數據。

4.根據權利要求1或2所述的并行碼相位搜索裝置，其特征在于，所述第二組裝單元具體用于，

確定所述預設質數的冪次方尺寸與所述本地碼的尺寸的第二組裝差值；

在所述本地碼的末端添加確定的第二組裝差值個隨機數以組裝完成所述第二組裝數據。

5.根據權利要求1或2所述的并行碼相位搜索裝置，其特征在于，所述判決單元具體用于，

獲取所述取模結果中的序列最大值；

獲取所述取模結果中大于預設的第一門限的索引序列；

所述索引序列的長度大于1時，選擇索引序列中的最小值作為判決結果；

所述索引序列的長度等于1時，

如果所述序列最大值大于預設的第二門限，且索引序列大于預設的索引門限，將所述索引序列減去1后獲得的索引差值作為判決結果；如果所述序列最大值小于或等于第二門限、或所述索引序列小于或等于預設的索引門限時，將所述索引序列作為判決結果；

將所述混頻復數數據的尺寸減去獲得的所述判決結果獲得判決差值后，將獲得的判決差值對混頻復數數據的尺寸進行求余，將求余結果作為所述判決輸出；

所述第二門限大于第一門限。

6.一種實現并行碼相位搜索的方法，其特征在于，包括：

根據采樣率將發往并行碼相位搜索電路第一傅里葉變換單元的混頻復數數據組裝為預設質數的冪次方尺寸的第一組裝數據；

對第一組裝數據進行傅里葉變換獲得第一組裝變換結果；

根據采樣率將并行碼相位搜索電路中粗捕獲CA碼發生器產生的本地碼組裝為預設質數的冪次方尺寸的第二組裝數據；

對第二組裝數據進行傅里葉變換處理獲得第二組裝變換結果；

對第二組裝變換結果進行復數共軛處理獲得組裝共軛結果；

將第一組裝變換結果和組裝共軛結果相乘后獲得組裝乘積；

對組裝乘積進行傅里葉反變換處理，獲得組裝反變換結果；

對獲得的組裝反變換結果進行取模處理，獲得取模結果；

對獲得的取模結果按照預設策略進行相位判決后，獲得進行相位搜索的判決輸出。