[發明專利]一種肖特基半導體裝置及其制備方法

有效

• 申請號: 201610225302.8
• 申請日: 2016-04-12
• 公開（公告）號: CN107293601B
• 公開（公告）日: 2021-10-22
• 發明（設計）人: 朱江
• 申請（專利權）人: 朱江
• 主分類號: H01L29/872
• 分類號: H01L29/872;H01L29/06;H01L21/329
• 代理公司: 暫無信息
• 代理人: 暫無信息

本發明提供一種肖特基半導體裝置；設置有交替排列的第一漂移層和第二漂移層；第二漂移層設置有一個或多個背靠背半導體結，第一漂移層表面設置有肖特基結；當半導體裝置接反向偏壓時，第二漂移層內的MOS和反向半導體結可以調節肖特基結電場分布，降低峰值電場；當半導體裝置接正向向偏壓時，第二漂移層內存在反向半導體結，使得本發明的半導體裝置為單載流子器件。本發明還提供一種肖特基半導體裝置的制備方法，可以使用兩次光刻工藝實現完整整流器件的生產制造。

技術領域

本發明涉及到一種具有溝槽的肖特基半導體裝置，本發明還涉及肖特基半導體裝置的制備方法。

背景技術

功率半導體器件被大量使用在電源管理上，特別涉及到肖特基半導體器件已成為器件發展的重要趨勢，肖特基器件具有正向開啟電壓低開啟關斷速度快等優點，同時肖特基器件也具有反向漏電流大，不能被應用于高壓環境等缺點。

肖特基器件常見的改進簡單分為兩類，其一為在表面引入PN結，以改善器件的反向阻斷可靠性，因為PN結的引入帶來正向導通時的雙載流子導電，影響器件的開關速度；為了改善上述問題另一類肖特基表面引入MOS結構，可以實現高壓反向阻斷時，同時因為MOS結構底部絕緣層受載流子注入而影響器件反向阻斷的可靠性?？梢妭鹘y的肖特基器件具有器件開關速度和反向阻斷可靠性的矛盾。

發明內容

本發明針對上述問題提供一種肖特基半導體裝置及其制備方法。

一種肖特基半導體裝置，包括襯底層，為半導體材料；漂移層，為半導體材料，位于陳底層上，多個絕緣層位于垂直位于漂移層中，將漂移層劃分為交替排列的第一漂移層和第二漂移層中；第一漂移層，為第一導電類型半導體材料構成，表面設置有肖特基結；第二漂移層，為第一導電類型半導體材料與第二導電類型半導體材料上下疊加構成，在肖特基半導體裝置內設置一個或多個背靠背半導體結，其中第二漂移層內上部設置有高濃度摻雜半導體材料，高濃度摻雜半導體材料下部低于第一漂移層表面肖特基結；上表面金屬，設置于肖特基半導體裝置上表面，連接第一漂移層和第二漂移層。其中第二漂移層中半導體材料包括為多晶或單晶半導體材料；第二漂移層中不同導電類型半導體材料高度不同，包括從上到下除頂層和襯底層外依次降低；背靠背半導體結為中間第一導電類型半導體材料上下為第二導電類型半導體材料，或者為中間第二導電類型半導體材料上下為第一導電類型半導體材料，上述兩種背靠背半導體結相互疊加形成多個背靠背半導體結；第二漂移層上部設置有凹槽，凹槽側壁為第一漂移層表面肖特基結，第一漂移層上表面包括設置有絕緣層，或者第一漂移層上部設置有凹槽，凹槽側壁為第二漂移層接觸區并與上表面金屬互聯，第二漂移層上表面包括設置有絕緣層。所述的半導體裝置終端結構包括設置一個或多個絕緣層隔離的第二漂移層。第二漂移層包括為溝槽內填充半導體材料形成，或者第一漂移層為溝槽內填充半導體材料形成。

一種肖特基半導體裝置的制備方法；具體步驟如下：在第一導電半導體材料襯底上的進行多次外延生長形成第一導電半導體材料和第二導電類型半導體材料上下疊加層，其中第二導電類型半導體材料包括為外延生長第一導電半導體材料注入雜質退火形成；表面設置絕緣材料，進行光刻腐蝕工藝去除部分絕緣材料，刻蝕形成溝槽，其中包括在刻蝕溝槽前加入注入雜質退火工藝，用于形成高濃度摻雜半導體材料；在溝槽內壁形成絕緣層，刻蝕去除溝槽底部絕緣層；在溝槽內沉積第一導電類型半導體材料，反刻蝕形成凹槽；去除凹槽側壁絕緣層，沉積勢壘金屬，在凹槽第一導電類型半導體材料表面燒結形成肖特基結；沉積金屬形成上表面金屬，連接肖特基結和凹槽側壁。

本發明的肖特基半導體裝置，當半導體裝置接一定的反向偏壓時，第二漂移層內的MOS或反向半導體結可以調節肖特基結電場分布，降低峰值電場；當半導體裝置接一定的正向向偏壓時，因第二漂移層內存在反向半導體結，使得本發明的半導體裝置為單載流子器件。本發明的一種肖特基半導體裝置的制備方法，可以使用兩次光刻工藝實現完整整流器件的生產制造，第一次光刻腐蝕工藝用于形成溝槽，第二次光刻腐蝕工藝用于表面金屬的腐蝕。

附圖說明

圖1為本發明的肖特基半導體裝置的一種剖面示意圖；