[發明專利]一種抗振鈴電路

有效

• 申請號: 201610219045.7
• 申請日: 2016-04-11
• 公開（公告）號: CN105790567B
• 公開（公告）日: 2018-04-13
• 發明（設計）人: 周澤坤;何燁;李要;張波
• 申請（專利權）人: 電子科技大學
• 主分類號: H02M1/44
• 分類號: H02M1/44
• 代理公司: 成都點睛專利代理事務所(普通合伙)51232
• 代理人: 葛啟函

技術領域

本發明屬于BUCK型DC-DC變換器技術領域，具體涉及一種抗振鈴電路。

背景技術

在一般的BUCK型DC-DC變換器架構中，如圖1所示，PCH為功率上管，NCH為同步整流開關管，電容C為PCH和NCH的漏極對地的寄生電容，在CCM模式下，電感電流在整個周期內不會過零，電容C在同步整流管開時被NCH短路，在功率上管開時被PCH和電源形成的低阻抗回路短路，因此不會出現振蕩現象，然而在DCM模式下，當電路過零之后，上下管同時關閉，沒有低阻抗回路將C短路，因此，由電感L,寄生電容C，負載電容CL和負載電阻R的并聯共同構成了LC振蕩環路，SW端會形成明顯的高頻振蕩，這些振蕩的基波和諧波，都可能通過電感的磁場泄露或寄生電容耦合到RF等敏感電路中，影響電路的正常工作。

發明內容

本發明的目的是為了防止BUCK在檢測到過零后直接關斷同步整流管造成SW振蕩的影響，提出一種可以讓同步整流管柵極緩慢放電，瀉放電感多余能量的電路。

本發明的技術方案為：一種抗振鈴電路，包括第一PMOS管MP1、第二PMOS管MP2、第三PMOS管MP3、第四PMOS管MP4、第五PMOS管MP5、第六PMOS管MP6、第七PMOS管MP7、第八PMOS管MP8、第九PMOS管MP9、第十PMOS管MP10、第十一PMOS管MP11、第一NMOS管MN1、第二NMOS管MN2、第三NMOS管MN3、第四NMOS管MN4、第五NMOS管MN5、第六NMOS管MN6、第七NMOS管MN7、第一電阻R1、第二電阻R2、電容C1、反相器、施密特觸發器和電流源；其中，

第一PMOS管MP1的源極接電源，其柵極接第十一PMOS管MP11的漏極；

第四PMOS管MP4的源極接第一PMOS管MP1的漏極，第四PMOS管MP4的柵極接反相器的輸出端；反相器的輸入端接外部過零標識信號；

第五PMOS管MP5的源極接第四PMOS管MP4的漏極，第五PMOS管MP5的柵極接第八PMOS管MP8的漏極；

第一NMOS管MN1的漏極接第五PMOS管MP5的漏極，第一NMOS管MN1的柵極接第八PMOS管MP8的漏極，第一NMOS管MN1的源極通過第一電阻R1后接地；

第二NMOS管MN2的漏極接第五PMOS管MP5的漏極，第二NMOS管MN2的柵極接反相器的輸出端，第二NMOS管MN2的源極接地；

第九PMOS管MP9的源極接第八PMOS管MP8的漏極，第九PMOS管MP9的柵極接反相器的輸出端，第九PMOS管MP9的漏極通過第二電阻R2后接地；

第三NMOS管MN3的漏極接第八PMOS管MP8的漏極，第三NMOS管MN3的柵極接第九PMOS管MP9的漏極，第三NMOS管MN3的源極接地；

第二PMOS管MP2的源極接電源，其柵極接第十一PMOS管MP11的漏極；

第三PMOS管MP3的源極接第二PMOS管MP2的漏極，第三PMOS管MP3的柵極接施密特觸發器的輸出端；施密特觸發器的輸入端接第五PMOS管MP5的漏極；

第六PMOS管MP6的源極接電源，其柵極與漏極互連；

第四NMOS管MN4的漏極接第三PMOS管MP3的漏極和第六PMOS管MP6的漏極，第四NMOS管MN4的柵極接施密特觸發器的輸出端；第四NMOS管MN4漏極、第三PMOS管MP3漏極和第六PMOS管MP6漏極的連接點通過電容后接地；

第五NMOS管MN5的漏極接第四NMOS管MN4的源極，第五NMOS管MN5的柵極接第十PMOS管MP10的漏極，第五NMOS管MN5的源極接地；

第七PMOS管MP7的源極接電源，其柵極接第六PMOS管MP6的漏極；

第八PMOS管MP8的源極接第七PMOS管MP7的漏極，第八PMOS管MP8的柵極接反相器的輸出端；

第六NMOS管MN6的漏極和柵極接第八PMOS管MP8的漏極，第六NMOS管MN6的源極接地；

第十PMOS管MP10的源極接電源，其柵極接第十一PMOS管MP11的漏極；

第七NMOS管MN7的漏極和柵極接第十PMOS管MP10的漏極，第七NMOS管MN7的源極接地；

第十一PMOS管MP11的源極接電源，其柵極與漏極互連，其漏極接電流源的一端，電流源的另一端接地；