[發明專利]一種集成SIP系統封裝架構

在審

• 申請號: 201610210959.7
• 申請日: 2016-04-07
• 公開（公告）號: CN105789198A
• 公開（公告）日: 2016-07-20
• 發明（設計）人: 喻明凡
• 申請（專利權）人: 無錫矽瑞微電子股份有限公司
• 主分類號: H01L25/16
• 分類號: H01L25/16;H01L23/367;H01L23/31
• 代理公司: 江蘇英特東華律師事務所 32229
• 代理人: 朱清韻

技術領域

本發明專利涉及封裝技術領域，尤其涉及SIP封裝技術領域，具體是指一種高密度 SIP封裝結構。

背景技術

SIP封裝（SystemInaPackage，系統級封裝）是在同一封裝產品內實現多種系統 功能的高度整合，是集成電路的重要組成部分。隨著整個系統功耗、面積、便攜性等各項性 能的要求越來越高，如何將多個不同功能的電路整合在一起，對封裝的設計提出了新的要 求。

現有技術的SIP封裝，往往是首先選擇普通PCB電路板作為SIP基島，將不同功能的 芯片通過類似傳統封裝的工藝塑封到一個封裝中。這種在封裝內實現的系統方案，由于只 是涉及到封裝方式的改變，因而實現較快，整個成本較低，方案也更加靈活，可以快速適應 本領域技術的要求。

然而，現有技術中的SIP封裝仍存在一些缺陷，導致用戶使用不便。芯片和其他元 件的排布安排不夠緊密，集成度不高，會造成封裝結構乃至整個利用該封裝結構的集成電 路體積過大；芯片的散熱處理不理想，在長時間工作后無法快速有效散熱，會影響芯片工作 的穩定性，減少了芯片的使用壽命。因此，急需一種具有更優異性能的SIP封裝結構，對上述 缺陷進行改善，更好地滿足市場發展的需求。

發明內容

本發明專利的目的是克服了上述現有技術的缺點，提供了一種能夠實現大大提升 集成電路的封裝密度、提升封裝結構的散熱性能、具有更廣泛應用范圍的高密度SIP封裝結 構。

為了實現上述目的，本發明專利的高密度SIP封裝結構具有如下構成：

該高密度SIP封裝結構，其主要特點是，所述的封裝結構包括第一基島、第二基島和導 熱焊盤，所述的第一基島和第二基島相互平行，所述的導熱焊盤設置于所述的第一基島和 第二基島下方，所述的第一基島上隔離排布有三顆MOS管和MCU芯片，所述的第二基島上隔 離排布有三顆MOS管，各個所述的MOS管與封裝結構的外接頭通過鍵合絲相連接。

較佳地，所述的封裝結構還包括塑封體，所述的第一基島、第二基島均設置于所述 的塑封體內。

較佳地，所述的鍵合絲包括鍵合絲基體和包裹于所述的鍵合絲基體外的鍵合絲鍍 層。

更佳地，所述的鍵合絲基體為銅絲基體，所述的鍵合絲鍍層為金鍍層或鉑鍍層。

較佳地，所述的鍵合絲為直徑28~35μm的鍵合絲。

較佳地，所述的封裝結構還包括兩個彼此平行設置的基島支架，所述的第一基島 和第二基島分別通過一基島支架設置于所述的導熱焊盤上。

較佳地，所述的第一基島、第二基島均為矩形，所述的導熱焊盤為圓形或矩形，所 述的封裝結構的外接頭排布于所述的導熱焊盤四周。

較佳地，所述的MOS管和MCU芯片分別粘結于所述的第一基島和第二基島上。

采用了該發明專利中的高密度SIP封裝結構，具有如下有益效果：

（1）設計雙基島平行的結構，內置六顆功率MOS管（場效應管）并疊裝集成MCU主控芯片 的SIP封裝結構，隔離排布多顆功率MOS管和主控芯片，充分利用封裝體的縱向空間，實現多 組件的抗電磁干擾集成，大大提升集成電路的封裝密度，進一步減小該封裝結構應用的設 備的體積；

（2）在基島下方設置導熱焊板，結合雙基島平行的結構，提升封裝結構的散熱性能，延 長封裝結構的使用壽命，保持芯片的穩定性；將導熱焊盤設置為圓形可以進一步屏蔽高頻 信號，防止干擾信號積存在導熱焊盤四角，也可以防止焊接時焊錫膏的外溢，防止錫膏殘余 在導熱焊盤的四角，從而提高產品的合格率；

（3）該SIP封裝結構可以有效應用于各種需要MCU主控芯片封裝結構的場景，具有更廣 泛的應用范圍。

附圖說明

圖1為本發明專利的高密度SIP封裝結構的結構框圖。

附圖標記：

100第一基島

101~103第一基島上的MOS管

104MCU芯片

200第二基島

201~203第二基島上的MOS管

具體實施方式

為了能夠更清楚地描述本發明專利的技術內容，下面結合具體實施例來進行進一 步的描述。

本發明專利提供了一種新的技術方案，不僅可以解決現有技術中集成密度較低的 技術問題，也可以解決現有技術中散熱不足的技術問題，得到一種更優化的封裝結構。