[發明專利]一種SiC環狀浮點型P+結構結勢壘肖特基二極管及制備方法

在審

• 申請號: 201610199796.7
• 申請日: 2016-04-01
• 公開（公告）號: CN105720110A
• 公開（公告）日: 2016-06-29
• 發明（設計）人: 王成森;沈怡東;錢清友;張超;周榕榕;黎重林;薛治祥;顏呈祥
• 申請（專利權）人: 江蘇捷捷微電子股份有限公司
• 主分類號: H01L29/872
• 分類號: H01L29/872;H01L29/06;H01L21/329
• 代理公司: 南京正聯知識產權代理有限公司 32243
• 代理人: 盧海洋

技術領域

本發明涉及一種半導體芯片技術領域，具體是一種SiC環狀浮點型P+結構結勢壘肖特基二極管及制備方法。

背景技術

寬禁帶半導體材料是是繼第一代硅、鍺和第二代砷化鎵、磷化銦等材料以后發展起來的第三代半導體材料。在第三代半導體材料中，碳化硅（SiC）和氮化鎵（GaN）是其中的佼佼者。碳化硅材料技術已經成熟，已有高質量的4英寸晶圓，而氮化鎵材料沒有氮化鎵襯底，外延只能依賴其他材料，其熱導率只有碳化硅的四分之一，而且無法實現p型摻雜。這使得氮化鎵材料在高壓、大功率方面的應用受到限制，相比較而言碳化硅材料在電力電子應用領域的優勢則尤為顯著。

SiC材料的禁帶寬度約是硅的3倍，擊穿電場是硅材料的8倍，熱導率是硅的3倍，極大地提高了SiC器件的耐壓容量和電流密度。由于二者材料的特性不同使SiC材料的擊穿電場大約為Si材料的10倍，導致其在相同的擊穿電壓下，導通電阻只有Si器件的1/100~1/200，極大地降低了SiC器件的導通損耗，同時較高的熱點率使得SiC器件可以在高溫下穩定工作，減少冷卻散熱系統，大大提高電路的集成度。由于器件的面積、導通電阻小，以及電容和儲存電荷少，SiC功率器件可以實現高的開關速度以及小的開關損耗，因此其可以工作在較高的頻率下。SiC材料還具有高抗電磁波沖擊和高抗輻射破壞的能力，能夠工作在極端輻照環境下，因此，SiC器件可以使電力電子系統的功率、溫度、頻率和抗輻射能力倍增，效率、可靠性、體積和重量方面的性能也會大幅度改善，不僅在直流、交流輸電，不間斷電源，開關電源，工業控制等傳統工業領域具有廣泛應用，而且在太陽能、風能等新能源中也將具有廣闊的應用前景。

近年來由于SiC單晶生長以及工藝的成熟，SiC肖特基勢壘二極管已經率先打開市場，實現了產業化。但是，肖特基二極管的過大的反向漏電流依然是制約其在高壓領域應用的主要因素。為了降低傳統肖特基二極管在反向時過大的反向漏電流，結勢壘肖特基二極管（JBS）得到了廣泛的研究。結勢壘肖特基二極管是在原有肖特基有源區基礎上注入一層不連續的P+層，達到降低肖特基區表面峰值電場，降低反向漏電流，提高耐壓穩定性的作用。但是在低電壓下，由于SiCpn結沒有開啟，導通電流主要由肖特基接觸完成，條狀P+結的引入將降低器件的正向導通電流，增大導通電阻（如圖1和圖2所示）。

發明內容

為解決上述技術問題，本發明提供一種SiC環狀浮點型P+結構結勢壘肖特基二極管及制備方法。本發明將條狀P+結設計為環狀浮點型P+結，增大了器件的肖特基接觸面積，可以有效增大器件的正向導通電流，降低導通電阻。

本發明采用的技術方案是：一種SiC環狀浮點型P+結構結勢壘肖特基二極管，包括肖特基接觸區、SiO₂隔離介質、N-外延層、N+襯底區和歐姆接觸區，所述N+襯底區上面設有N-外延層，所述N-外延層上設有肖特基接觸區和SiO₂隔離介質，所述N+襯底區下面設有歐姆接觸區，所述N-外延層和肖特基接觸區之間設有多個環狀浮點型P+注入區。在傳統結勢壘肖特基二極管器件結構基礎上引入P+浮點結構，并將浮點結構設置為環狀結構，中心位置依然是肖特基區，從而使得環狀浮點型P+結內外部均允許電流流過，起到提升正向導通電流，減小導通電阻的作用。

優選的，所述環狀浮點型P+注入區之間的間距為3μm、深度為1μm。

優選的，所述環狀浮點型P+注入區俯視形狀為正方形、圓形或者正六邊形。

本發明還提供一種SiC環狀浮點型P+結構結勢壘肖特基二極管的制備方法，包括以下步驟：

S1、對N⁺型碳化硅襯底片進行RCA標準清洗后，在其頂面生長一層N^-外延層；

S2、在N^-外延層上用PECVD淀積一層SiO₂薄膜；

S3、在SiO₂薄膜層上光刻出環狀浮點型P⁺注入區窗口，通過Al離子注入形成環狀浮點型P⁺注入區；

S4、去除SiO₂薄膜層，采用RCA標準清洗、烘干、C膜保護后，進行離子激活退火；

S5、犧牲氧化，再腐蝕掉犧牲氧化層；

S6、用PECVD在N^-外延層表面淀積一層SiO₂隔離介質；

S7、在N⁺型碳化硅襯底片底面濺射金屬，再快速熱退火形成歐姆接觸區；