[發明專利]半導體器件及其形成方法

有效

• 申請號: 201610192692.3
• 申請日: 2016-03-30
• 公開（公告）號: CN107293481B
• 公開（公告）日: 2019-11-01
• 發明（設計）人: 鄧國貴;邢濱;賀開庭;張強;郝靜安
• 申請（專利權）人: 中芯國際集成電路制造(上海)有限公司;中芯國際集成電路制造(北京)有限公司
• 主分類號: H01L21/28
• 分類號: H01L21/28;H01L29/78
• 代理公司: 北京集佳知識產權代理有限公司 11227
• 代理人: 吳敏

一種半導體器件及其形成方法，方法包括：提供基底，所述基底包括器件區和對準區，所述器件區的基底表面具有器件柵極結構，所述對準區的基底表面具有第三柵極結構；在所述器件柵極結構側壁形成側墻的同時，在第三柵極結構的頂部表面形成保護層；形成覆蓋器件柵極結構、第三柵極結構和保護層的層間介質層；平坦化所述層間介質層直至暴露出器件柵極結構的頂部表面，且第三柵極結構的頂部表面至少保留部分厚度的保護層；以所述保護層為掩膜去除器件柵極結構。所述方法提高了對準區對位標記的對比度。

技術領域

本發明涉及半導體制造領域，尤其涉及一種半導體器件及其形成方法。

背景技術

MOS(金屬-氧化物-半導體)晶體管，是現代集成電路中最重要的元件之一，MOS晶體管的基本結構包括：半導體襯底；位于半導體襯底表面的柵極結構，所述柵極結構包括：位于半導體襯底表面的柵介質層以及位于柵介質層表面的柵電極層；位于柵極結構兩側半導體襯底中的源漏區。

隨著半導體技術的發展，傳統的平面式的MOS晶體管對溝道電流的控制能力變弱，造成嚴重的漏電流。鰭式場效應晶體管(Fin FET)是一種新興的多柵器件，它一般包括凸出于半導體襯底表面的鰭部，覆蓋部分所述鰭部的頂部表面和側壁的柵極結構，位于柵極結構兩側的鰭部中的源漏區。

無論是平面式的MOS晶體管還是鰭式場效應晶體管，均存在位于對準區的對位標記的對比度差的現象。

發明內容

本發明解決的問題是提供一種半導體器件及其形成方法，提高對準區對位標記的對比度。

為解決上述問題，本發明提供一種半導體器件的形成方法，包括：提供基底，所述基底包括器件區和對準區，所述器件區的基底表面具有器件柵極結構，所述對準區的基底表面具有第三柵極結構；在所述器件柵極結構側壁形成側墻的同時，在第三柵極結構的頂部表面形成保護層；形成覆蓋器件柵極結構、第三柵極結構和保護層的層間介質層；平坦化所述層間介質層直至暴露出器件柵極結構的頂部表面，且第三柵極結構的頂部表面至少保留部分厚度的保護層；以所述保護層為掩膜去除器件柵極結構。

可選的，所述器件區包括第一器件區和第二器件區；所述器件柵極結構包括第一柵極結構和第二柵極結構，所述第一柵極結構位于第一器件區的基底表面，所述第二柵極結構位于第二器件區的基底表面；所述保護層包括位于第三柵極結構頂部表面的第一保護層和位于第一保護層頂部表面的第二保護層；所述側墻包括位于第一柵極結構側壁的第一側墻和位于第二柵極結構側壁的第二側墻；形成所述側墻和保護層的步驟包括：在所述第一柵極結構側壁形成第一側墻的同時，在第三柵極結構的頂部表面形成第一保護層；在所述第二柵極結構側壁形成第二側墻的同時，在第一保護層的頂部表面形成第二保護層；形成所述層間介質層的步驟為：形成覆蓋第一柵極結構、第二柵極結構、第三柵極結構、第一保護層和第二保護層的層間介質層；平坦化所述層間介質層的步驟為：平坦化所述層間介質層直至暴露出第一柵極結構和第二柵極結構的頂部表面，且第三柵極結構的頂部表面至少保留部分厚度的保護層；去除所述器件柵極結構的步驟為：以所述保護層為掩膜去除第一柵極結構和第二柵極結構。

可選的，形成所述第一側墻和第一保護層的步驟包括：形成覆蓋第一器件區、第二器件區和對準區的第一側墻材料層后，形成覆蓋第二器件區和對準區的第二阻擋層；以所述第二阻擋層為掩膜刻蝕第一側墻材料層，在第一柵極結構側壁形成第一側墻，且在第三柵極結構的頂部表面形成第一保護層；去除所述第二阻擋層。

可選的，形成所述第二側墻和第二保護層的步驟包括：形成覆蓋第一器件區、第二器件區和對準區的第二側墻材料層后，形成覆蓋第一器件區和對準區的第一阻擋層；以所述第一阻擋層為掩膜刻蝕第二側墻材料層和第一側墻材料層，在第二柵極結構側壁形成第二側墻，且在第一保護層的頂部表面形成第二保護層；去除所述第一阻擋層。

可選的，所述第一阻擋層和第二阻擋層的材料為光刻膠。