[發明專利]一種基于FPGA的頻率計及頻率測量方法

有效

• 申請號: 201610160981.5
• 申請日: 2016-03-18
• 公開（公告）號: CN105675981B
• 公開（公告）日: 2018-09-07
• 發明（設計）人: 秦熙;王淋;榮星;于會堯;謝一進;杜江峰
• 申請（專利權）人: 中國科學技術大學
• 主分類號: G01R23/10
• 分類號: G01R23/10
• 代理公司: 北京集佳知識產權代理有限公司 11227
• 代理人: 王寶筠

1.一種基于FPGA的頻率計，其特征在于，所述頻率計包括：時鐘源、上位機、分頻整形單元及處理單元；

所述時鐘源與所述處理單元的時鐘信號輸入端連接，用于為所述處理單元提供時鐘信號；

所述分頻整形單元用于接收外界原始信號，并對其以第一分頻倍數進行分頻處理后獲得待測信號；

所述處理單元用于利用所述時鐘信號生成的工作時鐘信號作為時鐘基準，對待測信號以第二分頻倍數進行分頻處理得到分頻信號，并對所述分頻信號周期利用時間測量法，以與所述分頻信號上升沿相對應的待測信號上升沿為對象，進行多次細時間測量得到測量結果和一次粗時間測量獲得第一時間值，結合所述第一分頻倍數和第二分頻倍數計算所述外界原始信號的頻率，并將所述外界原始信號的頻率向所述上位機傳送；

所述處理單元設置于現場可編程門陣列FPGA中。

2.根據權利要求1所述的頻率計，其特征在于，所述處理單元包括時鐘模塊、分頻模塊、管理模塊、粗計數模塊、細時間測量模塊、運算處理模塊及通訊模塊；其中，

所述時鐘模塊用于接收所述時鐘信號，對所述時鐘信號進行處理后獲得工作時鐘信號，所述工作時鐘信號作為所述管理模塊、粗計數模塊、細時間測量模塊及運算處理模塊的時鐘基準；

所述管理模塊用于為所述細時間測量模塊、粗計數模塊、運算處理模塊和通訊模塊提供控制功能和用于為所述細時間測量模塊提供選擇控制信號及測量次數控制信號；

所述分頻模塊用于對所述待測信號進行分頻處理獲得分頻信號，所述分頻信號周期即為所述時間測量法測量的時間間隔，所述分頻信號為該測量的開始控制信號；

所述細時間測量模塊用于利用所述待測信號、分頻信號、選擇控制信號及測量次數控制信號生成使能信號向所述粗計數模塊及管理模塊傳送，并對與分頻信號上升沿相對應的待測信號上升沿在每個分頻信號周期內進行多次細時間測量，并將測量結果發送給所述運算處理模塊；

所述粗計數模塊用于結合所述使能信號、工作時鐘信號及管理模塊的控制，對待測信號在每個分頻信號周期內進行一次粗時間測量獲得第一時間值，并將其傳送給所述運算處理模塊；

所述運算處理模塊用于接收所述第一時間值及多次細時間測量的測量結果，并結合所述分頻整形單元的第一分頻倍數和所述分頻模塊的第二分頻倍數計算獲得所述外界原始信號的頻率，并將其通過所述通訊模塊向所述上位機傳送；

所述第二分頻倍數等于閘門時間內所述待測信號的上升沿數目。

3.根據權利要求2所述的頻率計，其特征在于，所述運算處理模塊用于接收所述第一時間值及多次細時間測量的測量結果，并結合所述分頻整形單元的第一分頻倍數和所述分頻模塊的第二分頻倍數計算獲得所述外界原始信號的頻率包括：

所述運算處理模塊接收到所述第一時間值及多次細時間測量的測量結果后，對所述多次細時間測量的測量結果進行運算獲得第二時間值，利用所述第一時間值及第二時間值計算獲得一個分頻信號周期內與分頻信號前沿相對應的待測信號前沿時刻，并結合與該分頻信號周期相鄰的分頻信號周期內與分頻信號前沿相對應的待測信號前沿時刻進行計算，獲得所述分頻信號周期；將所述分頻信號周期除以所述第一分頻倍數和第二分頻倍數獲得所述待測信號的周期，并對所述待測信號的周期進行取倒數運算，獲得所述外界原始信號的頻率。