[發(fā)明專利]一種肖特基勢(shì)壘半導(dǎo)體整流器及其制造方法

有效

• 申請(qǐng)?zhí)枺?/td>: 201610148515.5
• 申請(qǐng)日: 2016-03-16
• 公開（公告）號(hào): CN105789334B
• 公開（公告）日: 2018-11-23
• 發(fā)明（設(shè)計(jì)）人: 劉偉
• 申請(qǐng)（專利權(quán)）人: 杭州立昂微電子股份有限公司
• 主分類號(hào): H01L29/872
• 分類號(hào): H01L29/872;H01L21/329
• 代理公司: 杭州杭誠(chéng)專利事務(wù)所有限公司 33109
• 代理人: 尉偉敏;胡寅旭

1.一種肖特基勢(shì)壘半導(dǎo)體整流器，自上而下包括陽(yáng)極金屬層（1）、肖特基勢(shì)壘金屬層（26）、第一導(dǎo)電類型輕摻雜的外延層（2）、第一導(dǎo)電類型重?fù)诫s的單晶硅襯底（3）及陰極金屬層（4），所述外延層上部橫向間隔設(shè)置有若干第一溝槽（5），所述第一溝槽內(nèi)填充有導(dǎo)電多晶硅（6），其特征在于，所述導(dǎo)電多晶硅（6）與第一溝槽（5）的內(nèi)表面之間設(shè)有隔離層（7），所述隔離層上設(shè)有二氧化硅柵氧層（24），所述二氧化硅柵氧層厚度小于隔離層，二氧化硅柵氧層頂部向上延伸并高于外延層頂面形成介質(zhì)墻壁（8），所述介質(zhì)墻壁的兩側(cè)設(shè)有第一導(dǎo)電類型的導(dǎo)電多晶硅側(cè)墻（9），外延層上部與介質(zhì)墻壁外側(cè)的導(dǎo)電多晶硅側(cè)墻之間的區(qū)域形成第二溝槽（10），位于介質(zhì)墻壁外側(cè)的導(dǎo)電多晶硅側(cè)墻底部設(shè)有高出于第二溝槽底部的第一導(dǎo)電類型重?fù)诫s區(qū)（11），所述外延層上部設(shè)有將第二溝槽、第一導(dǎo)電類型重?fù)诫s區(qū)和外延層隔開的第二導(dǎo)電類型非均勻摻雜區(qū)（12），所述第二導(dǎo)電類型非均勻摻雜區(qū)包括橫向均勻摻雜區(qū)（13）和梯度摻雜區(qū)（14），所述梯度摻雜區(qū)位于橫向均勻摻雜區(qū)兩側(cè)的上部與二氧化硅柵氧層接觸形成溝道（15），所述外延層下部、橫向均勻摻雜區(qū)、梯度摻雜區(qū)及二氧化硅柵氧層之間設(shè)有間隔區(qū)（16），所述橫向均勻摻雜區(qū)在縱向具有摻雜梯度分布，所述第二溝槽中設(shè)有第三溝槽（25），所述第三溝槽穿透第二導(dǎo)電類型非均勻摻雜區(qū)并延伸入外延層，所述肖特基勢(shì)壘金屬層覆蓋于第三溝槽內(nèi)側(cè)，并與外延層接觸形成肖特基勢(shì)壘。

2.一種如權(quán)利要求1所述的肖特基勢(shì)壘半導(dǎo)體整流器制造方法，其特征在于，包括以下步驟：

（一）在第一導(dǎo)電類型的重?fù)诫s單晶硅襯底（3）上生長(zhǎng)第一導(dǎo)電類型輕摻雜的外延層（2）；

（二）采用光刻和干法刻蝕在外延層中形成第一溝槽（5）；

（三）在整個(gè)結(jié)構(gòu)頂層生長(zhǎng)二氧化硅層作為隔離層 （7）；

（四）在整個(gè)結(jié)構(gòu)表面沉積氮化硅層作為掩膜層（22）；

（五）在整個(gè)結(jié)構(gòu)表面沉積二氧化硅填充層（23）使第一溝槽被填滿；

（六）采用濕法腐蝕選擇性去除部分二氧化硅填充層，曝露出第一溝槽上部；

（七）采用濕法腐蝕選擇性去除未被二氧化硅填充層保護(hù)的掩膜層；

（八）采用濕法腐蝕選擇性去除未被掩膜層保護(hù)的隔離層以及剩余的二氧化硅填充層；

（九）采用濕法腐蝕去除剩余的掩膜層；

（十）在整個(gè)結(jié)構(gòu)頂層生長(zhǎng)二氧化硅柵氧層（24）；

（十一）在整個(gè)結(jié)構(gòu)頂層沉積導(dǎo)電多晶硅（6），使導(dǎo)電多晶硅填充滿第一溝槽；

（十二）采用干法刻蝕選擇性去除部分導(dǎo)電多晶硅，使導(dǎo)電多晶硅頂面與外延層頂面齊平；

（十三）采用干法刻蝕選擇性去除部分二氧化硅柵氧層，使第一溝槽兩側(cè)的外延層的頂部曝露出來；

（十四）采用干法刻蝕選擇性去除部分導(dǎo)電多晶硅和外延層，使二氧化硅柵氧層高出外延層頂面形成介質(zhì)墻壁（8）；

（十五）在整個(gè)結(jié)構(gòu)頂層沉積第一導(dǎo)電類型導(dǎo)電多晶硅（27）；

（十六）采用熱處理使第一導(dǎo)電類型導(dǎo)電多晶硅中的雜質(zhì)擴(kuò)散入外延層頂部，形成第一導(dǎo)電類型重?fù)诫s區(qū)（11）；

（十七）采用干法刻蝕去除部分第一導(dǎo)電類型導(dǎo)電多晶硅和外延層，在介質(zhì)墻壁的兩側(cè)形成第一導(dǎo)電類型的導(dǎo)電多晶硅側(cè)墻（9），無側(cè)墻阻擋的外延層中形成第二溝槽（10），且第二溝槽的深度大于第一導(dǎo)電類型重?fù)诫s區(qū)厚度；

（十八）采用第一次離子注入在第二溝槽下方的外延層中引入第二導(dǎo)電類型的第一橫向均勻分布雜質(zhì)區(qū)（17），在第一導(dǎo)電類型重?fù)诫s區(qū)下方引入第二導(dǎo)電類型的第一梯度分布雜質(zhì)區(qū)（18）；

（十九）采用第二次離子注入在第二溝槽下方的外延層中引入第二導(dǎo)電類型的第二橫向均勻分布雜質(zhì)區(qū)（19），在第一導(dǎo)電類型重?fù)诫s區(qū)下方引入第二導(dǎo)電類型的第二梯度分布雜質(zhì)區(qū)（20）；

（二十）采用第三次離子注入在第二溝槽下方的外延層中引入第二導(dǎo)電類型的第三橫向均勻分布雜質(zhì)區(qū)（21）；

（二十一）采用熱處理激活注入的雜質(zhì)，第一橫向均勻分布雜質(zhì)區(qū)、第二橫向均勻分布雜質(zhì)區(qū)、第三橫向均勻分布雜質(zhì)區(qū)構(gòu)成橫向均勻摻雜區(qū)（13），第一梯度分布雜質(zhì)區(qū)、第二梯度分布雜質(zhì)區(qū)構(gòu)成梯度摻雜區(qū)（14），橫向均勻摻雜區(qū)與梯度摻雜區(qū)構(gòu)成第二導(dǎo)電類型非均勻摻雜區(qū)（12），以分隔開第一導(dǎo)電類型重?fù)诫s區(qū)、第二溝槽和外延層下部；

（二十二）采用光刻和干法刻蝕在第二溝槽中部形成第三溝槽（25），通過刻蝕時(shí)間控制，使第三溝槽深度超過第二導(dǎo)電類型非均勻摻雜區(qū)底部；

（二十三）在整個(gè)結(jié)構(gòu)頂面沉積肖特基勢(shì)壘金屬層（26）；

（二十四）在整個(gè)結(jié)構(gòu)頂面沉積陽(yáng)極金屬層（1）；

（二十五）對(duì)第一導(dǎo)電類型重?fù)诫s的單晶硅襯底減薄后，在底面沉積陰極金屬層（4），即得溝槽柵結(jié)構(gòu)半導(dǎo)體整流器。

3.根據(jù)權(quán)利要求2所述的肖特基勢(shì)壘半導(dǎo)體整流器制造方法，其特征在于，步驟（二十）中第三次離子注入采用的注入能量低于步驟（十九）中第二次離子注入采用的注入能量。