[發明專利]靈敏放大電路及存儲器

有效

• 申請號: 201610139564.2
• 申請日: 2016-03-11
• 公開（公告）號: CN105741871B
• 公開（公告）日: 2019-09-06
• 發明（設計）人: 張勇;肖軍
• 申請（專利權）人: 上海華虹宏力半導體制造有限公司
• 主分類號: G11C16/06
• 分類號: G11C16/06
• 代理公司: 北京集佳知識產權代理有限公司 11227
• 代理人: 張振軍;吳敏

一種靈敏放大電路及存儲器，靈敏放大電路包括：參考電流產生電路，用于生成參考電流，所述參考電流產生電路包括第一PMOS管，所述第一PMOS管的源極耦接電源，其漏極輸出所述參考電流；第一預充電電路，適于利用所述參考電流對參考單元位線進行預充電；比較電路，其輸入端耦接所述第一PMOS管的柵極以獲取所述參考電流，所述比較電路適于將存儲單元位線的電流與獲取到的所述參考電流進行比較，并輸出對應的邏輯結果；偏置電路，適于抬升所述第一PMOS管的漏極電壓，以使所述第一PMOS管工作在飽和區。本發明技術方案提高了存儲器讀操作時的準確性。

技術領域

本發明涉及半導體存儲電路技術領域，特別是涉及一種靈敏放大電路及存儲器。

背景技術

閃存(Flash)是現代集成電路設計必不可少的部分，隨著工藝的發展以及移動互聯、智能手機等新型產業的興起，Flash以其讀取速度快、功耗低等優點在市場中占據著重要地位。Flash的讀寫控制是通過對半導體存儲器單元位線上的信號采樣，通過電平比較后進行判斷，在放大后得到高、低電平，即邏輯狀態的“1”或“0”的信號。靈敏放大電路主要是在存儲器的讀操作周期中，給存儲器的漏極即位線(BL)施加電壓，從而讀出存儲器的電流信息，并將讀出電流與基準電流進行比較，然后通過負阻等結構迅速放大成為電壓信號。

圖1是現有技術一種靈敏放大電路的結構示意圖。該電路的工作原理如下：工作時，MOS管M3的源極耦接電源VDD，MOS管M3的漏極電流經由MOS管M0、MOS管M1和MOS管M2對參考單元位線BL充電，將參考單元位線BL預充到設定值；參考電流I_ref流入比較電路，并和存儲單元電流進行比較，參考電流I_ref和存儲單元電流之間的微小電流差，可以使比較電路中的相應電位產生變化，并根據電位的變化輸出邏輯的“1”或“0”信號。

但是，現有技術的靈敏放大電路在低電源電壓條件下，參考單元位線電壓達不到設定值，參考位線電壓過低；且存儲單元位線電壓高于參考位線電壓，參考電流I_ref過低，導致在讀邏輯0信號時，讀操作的準確性低。

發明內容

本發明解決的技術問題是如何提高存儲器讀操作時的準確性。

為解決上述技術問題，本發明實施例提供一種靈敏放大電路，所述靈敏放大電路包括：

參考電流產生電路，用于生成參考電流，所述參考電流產生電路包括第一PMOS管，所述第一PMOS管的源極耦接電源，其漏極輸出所述參考電流；第一預充電電路，適于利用所述參考電流對參考單元位線進行預充電；比較電路，其輸入端耦接所述第一PMOS管的柵極以獲取所述參考電流，所述比較電路適于將存儲單元位線的電流與獲取到的所述參考電流進行比較，并輸出對應的邏輯結果；偏置電路，適于抬升所述第一PMOS管的漏極電壓，以使所述第一PMOS管工作在飽和區。

可選的，所述偏置電路將所述第一PMOS管的漏極電壓抬升至高于所述第一PMOS管的柵極電壓。

可選的，所述偏置電路包括MOS管和電阻；其中，所述MOS管的漏極耦接電源，其柵極耦接所述第一PMOS管的漏極；所述電阻一端耦接所述MOS管的源極以及所述比較電路的輸入端，另一端接地。

可選的，所述偏置電路還包括第一電容；所述第一電容一端耦接所述比較電路的輸入端和所述MOS管的源極，另一端接地。

可選的，所述MOS管為ZMOS管。