[發(fā)明專利]一種獲取DDRODT參數(shù)的方法和裝置

在審

• 申請?zhí)枺?/td>: 201610135664.8
• 申請日: 2016-03-10
• 公開（公告）號: CN107180653A
• 公開（公告）日: 2017-09-19
• 發(fā)明（設(shè)計）人: 李東陽;陳之光
• 申請（專利權(quán)）人: 中興通訊股份有限公司
• 主分類號: G11C29/56
• 分類號: G11C29/56
• 代理公司: 北京安信方達知識產(chǎn)權(quán)代理有限公司11262
• 代理人: 韓輝峰,李丹

技術(shù)領(lǐng)域

本文涉及但不限于雙倍動態(tài)存儲器(DDR，Double Data Rate)技術(shù)，尤指一種獲取DDR終結(jié)電阻(ODT，On-die Termination)參數(shù)的方法和裝置。

背景技術(shù)

DDR是雙數(shù)據(jù)速率的同步動態(tài)隨機存儲器(SDRAM，Synchronous Dynamic Random Access Memory)，已成為當今存儲器技術(shù)的主流選擇。隨著DDR技術(shù)的不斷發(fā)展，不斷提高速度和容量，同時降低成本，減小功率和存儲設(shè)備的物理尺寸。

隨著電路中時鐘速率和數(shù)據(jù)速率的不斷增加和性能的不斷提高，設(shè)計工程師必須保證電路的性能指標，或確保電路中的存儲器和控制存儲器的設(shè)備之間的互操作性，存儲器的信號(包括中央處理器(CPU，Central Processing Unit)向存儲器發(fā)送的信號和DDR向CPU發(fā)送的信號)完整性已成為設(shè)計工程師重點考慮的問題。許多性能問題，甚至在協(xié)議層發(fā)現(xiàn)的問題，也可以追溯到信號完整性的問題上。因此，存儲器的信號完整性驗證已經(jīng)成為很多電子設(shè)計驗證關(guān)鍵的一步。

ODT(也稱片內(nèi)終結(jié)電阻、或終端電阻等)技術(shù)是在DDR 2代加入的新技術(shù)，用以改善信號的波形，提高信號的質(zhì)量。不同的電路對DDR的要求是不一樣的，ODT的大小決定了數(shù)據(jù)線的信噪比和信號反射率，ODT小則數(shù)據(jù)線的信號反射率低，但信噪比也比較低；ODT高則數(shù)據(jù)線的信噪比高，但是信號反射率也較高。因此，ODT與DDR中的芯片匹配的好壞，直接影響了信號的質(zhì)量。

當前ODT參數(shù)主要由芯片廠商提供，設(shè)計工程師通過高速信號仿真或示波器測量的方法來驗證信號的質(zhì)量是否滿足設(shè)計要求，如果不滿足設(shè)計要求，則重新調(diào)整ODT參數(shù)，繼續(xù)驗證信號的質(zhì)量是否滿足設(shè)計要求，直到 信號的指令滿足設(shè)計要求，最終再通過大量的環(huán)境試驗來驗證電路工作的穩(wěn)定性。

上述方法中，由于目前DDR的信號速率越來越高，這對驗證方法和示波器有著很高的要求，并且示波器測量誤差的引入，導(dǎo)致測試人員很難從示波器上獲得的波形評估模擬信號的好壞。同時由于芯片廠商提供的參數(shù)也只是基于演示(DEMO，Demonstration)板及特定的印制電路板(PCB，Printed Circuit Board)類型，對其他的電路的普適性不是很好，針對具體的電路設(shè)計還需要對ODT參數(shù)進行調(diào)整，實現(xiàn)比較復(fù)雜。

發(fā)明內(nèi)容

本發(fā)明實施例提出了一種獲取DDR ODT參數(shù)的方法和裝置，能夠簡單地獲取ODT參數(shù)。

本發(fā)明實施例提出了一種獲取雙倍動態(tài)存儲器DDR終結(jié)電阻ODT參數(shù)的方法，包括：

通過擴展寄存器EMR將DDR ODT的第m個取值和列地址脈沖選通潛伏期CL的第n個取值設(shè)置到DDR中；其中，m為大于或等于1的整數(shù)，n為大于或等于1的整數(shù)；

將預(yù)設(shè)的數(shù)據(jù)寫入DDR中，并從DDR中讀取數(shù)據(jù)；

判斷出寫入的數(shù)據(jù)和讀取的數(shù)據(jù)相同，保存DDR ODT的第m個取值、CL的第n個取值和表示成功的信息之間的對應(yīng)關(guān)系；

繼續(xù)執(zhí)行通過EMR將DDR ODT的第m個取值和CL的第(n+1)個取值設(shè)置到DDR中的步驟，直到所有CL的取值完成；

繼續(xù)執(zhí)行通過EMR將DDR ODT的第(m+1)個取值和CL的第1個取值設(shè)置到DDR中的步驟，直到所有DDR ODT和所有CL的取值完成；

根據(jù)對應(yīng)關(guān)系獲取DDR ODT和CL的最優(yōu)取值。

可選的，當判斷出所述寫入的數(shù)據(jù)和所述讀取的數(shù)據(jù)不相同時，在所述繼續(xù)執(zhí)行通過EMR將DDR ODT的第m個取值和CL的第(n+1)個取值設(shè) 置到DDR中的步驟之前還包括：

保存所述DDR ODT的第m個取值、CL的第n個取值和表示失敗的信息之間的對應(yīng)關(guān)系。

可選的，所述對應(yīng)關(guān)系為二維表；

所述二維表的第m行第n列對應(yīng)的元素的取值為DDR ODT的第m個取值、CL的第n個取值對應(yīng)的表示成功的信息或表示失敗的信息，所述第m行第n列對應(yīng)的元素的行屬性為所述DDR ODT，取值為所述DDR ODT的第m個取值，列屬性為所述CL，取值為所述CL的第n個取值；

所述根據(jù)對應(yīng)關(guān)系獲取DDR ODT和CL的最優(yōu)取值包括：

在所述二維表中搜索滿足預(yù)設(shè)條件的與預(yù)設(shè)窗口大小相同的窗口的中心元素，其中，預(yù)設(shè)條件為所述與預(yù)設(shè)窗口大小相同的窗口內(nèi)的所有元素的取值均為表示成功的信息；