[發明專利]封裝結構

有效

• 申請號: 201610133521.3
• 申請日: 2016-03-09
• 公開（公告）號: CN107123629B
• 公開（公告）日: 2019-11-08
• 發明（設計）人: 蔡國清;陳培領
• 申請（專利權）人: 矽品精密工業股份有限公司
• 主分類號: H01L23/488
• 分類號: H01L23/488;H01L23/498
• 代理公司: 北京戈程知識產權代理有限公司 11314
• 代理人: 程偉;王錦陽

一種封裝結構，包括具有多個導電跡線的基板以及通過多個導電凸塊設于部分該導電跡線上的電子元件，其中至少一該導電凸塊的端面具有垂直相交的長軸與短軸，且該長軸相對該導電跡線的延伸方向偏轉一角度，藉以減少用以結合該導電凸塊與導電跡線的焊錫材的用量，而避免相鄰的兩導電跡線發生橋接，且能避免虛焊的情況發生。

技術領域

本發明有關一種封裝制造方法，特別是關于一種提高產品良率的封裝結構。

背景技術

隨著半導體封裝技術的演進，半導體裝置(Semiconductor device)已開發出不同的封裝型態，其中，球柵陣列式(Ball grid array，簡稱BGA)，例如PBGA、EBGA、FCBGA等，為一種先進的半導體封裝技術，其特點在于采用一封裝基板來安置半導體元件，并于該封裝基板背面植置多數個成柵狀陣列排列的焊球(Solder ball)，并藉這些焊球將整個封裝單元焊結并電性連接至外部電子裝置，使相同單位面積的承載件上可容納更多輸入/輸出連接端(I/O connection)以符合高度集積化(Integration)的半導體芯片的需求。

此外，為了符合半導體封裝件輕薄短小、多功能、高速度及高頻化的開發方向，芯片已朝向細線路及小孔徑發展。

如圖1A至圖1B所示，現有覆晶式半導體封裝件1具有一半導體芯片14及供該半導體芯片14設置其上的一封裝基板10，且該封裝基板10具有多個導電跡線11。具體地，該半導體芯片14的焊墊140上依序形成有銅凸塊(Cu pillar)12及焊錫材料13，以于回焊(reflow)該焊錫材料13后，令該焊錫材料13結合該銅凸塊12與部分該導電跡線11，使該半導體芯片14覆晶結合至該封裝基板10上。該銅凸塊12的端面12a的直徑D為45微米(μm)。

然而，現有半導體封裝件1中，該銅凸塊12的端面12a呈圓形，且當各該導電跡線11之間的距離P縮小以符合細間距需求時，在進行回焊該焊錫材料13的過程中，由于該焊錫材料13與該導電跡線11之間的空間縮小，易致使相鄰的導電跡線11發生橋接(bridge)的現象(如圖1B所示，焊錫材料13’同時觸及相鄰導電跡線11)，因而導致短路，從而造成產品良率過低及可靠度不佳等問題。

此外，若減少該焊錫材料13的用量(如降低其高度h)，雖可避免上述橋接現象的發生，但會導致虛焊(non wetting)的情況，如圖1B所示的焊錫材料13”未能完全充填于該銅凸塊12及導電跡線11之間。

或者，各該導電跡線11之間的距離P縮小之時，同時將該銅凸塊12的端面12a的直徑D縮小，如圖1A’中減為40微米的虛線圓，以增加該焊錫材料13與該導電跡線11之間的空間，雖可避免上述橋接現象的發生，但當該半導體芯片14接置于該導電跡線11上而尚未回焊該焊錫材料13時，由于該銅凸塊12的端面12a縮小，致使該半導體芯片14容易滑動而發生芯片位移(die shift)的情況。

因此，如何克服上述現有技術的種種問題，實已成目前亟欲解決的課題。

發明內容

鑒于上述現有技術的種種缺失，本發明提供一種封裝結構，可避免相鄰的兩導電跡線發生橋接，且能避免虛焊的情況發生。

本發明的封裝結構，包括：基板，其具有多個導電跡線；以及電子元件，其藉多個導電凸塊結合至該基板上，且這些導電凸塊接觸并電性連接至部分該導電跡線，其中，至少一該導電凸塊的端面具有垂直相交的長軸與短軸，該長軸的長度大于該短軸的長度，且該長軸相對該導電跡線的延伸方向偏轉一角度。

前述的封裝結構中，該基板為封裝基板或半導體基材。

前述的封裝結構中，該電子元件為具有硅穿孔的中介板、線路板、主動元件、被動元件或其組合者。

前述的封裝結構中，該導電凸塊的端面的形狀呈橢圓形或多邊形。

前述的封裝結構中，該角度為15度至30度。