[發明專利]一種時鐘占空比調整電路

有效

• 申請號: 201610112422.7
• 申請日: 2016-02-29
• 公開（公告）號: CN105811923B
• 公開（公告）日: 2018-05-04
• 發明（設計）人: 魏敬和;朱曉宇;戴強
• 申請（專利權）人: 中國電子科技集團公司第五十八研究所
• 主分類號: H03K3/017
• 分類號: H03K3/017;H03M1/54
• 代理公司: 總裝工程兵科研一所專利服務中心32002
• 代理人: 楊立秋

1.一種時鐘占空比調整電路，其特征在于：包括脈沖生成器（10）、RS觸發器（20）、占空比檢測器（30）、調整電路（40）以及D觸發器（50），所述脈沖生成器（10）、RS觸發器（20）和調整電路（40）依次連接，所述脈沖生成器（10）的輸出端與RS觸發器（20）的S輸入端相連，所述RS觸發器（20）的輸出端分別與D觸發器（50）、占空比檢測器（30）以及調整電路（40）的輸入端相連，所述D觸發器（50）的反相輸出端與占空比檢測器（30）的輸入端相連，所述占空比檢測器（30）的輸出端與調整電路（40）的輸入端相連，所述調整電路（40）的輸出端與RS觸發器（20）的R輸入端相連，輸入時鐘信號分別接入脈沖生成器（10）和D觸發器（50）的時鐘端口，所述脈沖生成器（10）生成第一脈沖信號給RS觸發器（20），所述RS觸發器（20）根據脈沖生成器（10）和調整電路（40）的輸出生成輸出時鐘信號，所述占空比檢測器（30）根據輸出時鐘信號判斷占空比并輸出控制信號，所述調整電路（40）根據占空比檢測器（30）輸入的控制信號將輸出時鐘信號進行調整后輸出第二脈沖信號給RS觸發器（20），所述D觸發器（50）通過輸入時鐘信號對輸出時鐘信號進行采樣，并在反相輸出端輸出啟動控制信號控制占空比檢測器（30）的啟動。

2.根據權利要求1所述的一種時鐘占空比調整電路，其特征在于：所述脈沖生成器（10）包括依次連接的第一反相器（11）、第一延時緩沖器（12）和第一與非門（13），所述第一延時緩沖器（12）和第一與非門（13）的第一輸入端口連接，所述輸入時鐘信號分為兩路，一路經第一反相器（11）、第一延時緩沖器（12）發送至第一與非門（13）的第一輸入端口，另一路發送至第一與非門（13）的第二輸入端口，所述第一與非門（13）輸出第一脈沖信號。

3.根據權利要求1所述的一種時鐘占空比調整電路，其特征在于：所述占空比檢測器（30）包括積分器電路、積分器啟動加速電路、第一PMOS管（PM1）和第一NMOS管（NM1），所述積分器電路包括第一電阻（R1）、運算放大器（AMP）和第一電容（C1），所述第一電阻（R1）接入運算放大器（AMP）的負端，所述第一電容（C1）連接運算放大器（AMP）的負端和輸出端形成負反饋，所述運算放大器（AMP）的正端接參考電平，所述運算放大器（AMP）的輸出端接入第一PMOS管的柵極，所述第一PMOS管（PM1）的源級與電源電壓相連，所述第一PMOS管（PM1）的漏級接入第一NMOS管（NM1）的漏極，所述第一NMOS管（NM1）的漏極與柵極相連，所述第一NMOS管（NM1）的源級接地，所述第一NMOS管（NM1）的柵極形成控制信號輸出給調整電路（40），所述積分器啟動加速電路包括第二電阻（R2）和第二NMOS管（NM2），所述第二電阻（R2）的一端接入運算放大器（AMP）的負端，另一端與第二NMOS管（NM2）的漏極相連，所述第二NMOS管（NM2）的源級接地，所述D觸發器（50）輸出的啟動控制信號接入第二NMOS管（NM2）的柵極控制占空比檢測器（30）的啟動。

4.根據權利要求1所述的一種時鐘占空比調整電路，其特征在于：所述調整電路（40）包括第二PMOS管（PM2）、第三NMOS管（NM3）、第四NMOS管（NM4）、時鐘調整電路和窄脈沖生成電路，所述時鐘調整電路包括第二電容（C2）和施密特反相器（41），所述第二PMOS管（PM2）的源級與電源電壓相連，第二PMOS管（PM2）的漏極與第三NMOS管（NM3）的漏極相連后接入第二電容（C2）的上極板，所述第二PMOS管（PM2）的柵極與第三NMOS管（NM3）的柵極相連后接入RS觸發器的輸出端，所述第三NMOS管（NM3）的源級與第四NMOS管（NM4）的漏極相連，所述第四NMOS管（NM4）的源極接地，所述占空比檢測器（30）輸出的控制信號接入所述第四NMOS管（NM4）的柵極，所述第二電容（C2）的下極板基地，上極板與施密特反相器（41）相連，所述窄脈沖生成電路包括依次連接的第二反相器（42）、第二延時緩沖器（43）和第二與非門（44），所述施密特反相器（41）輸出端分別與第二反相器（42）和第一與非門（44）相連，所述第二與非門（42）輸出第二脈沖信號。