[發明專利]用于硅后芯片驗證的斷言檢測裝置、方法、系統、芯片

有效

• 申請號: 201610108674.2
• 申請日: 2016-02-26
• 公開（公告）號: CN105760612B
• 公開（公告）日: 2018-12-04
• 發明（設計）人: 沈海華;趙躍輝
• 申請（專利權）人: 中國科學院計算技術研究所
• 主分類號: G06F17/50
• 分類號: G06F17/50
• 代理公司: 北京律誠同業知識產權代理有限公司 11006
• 代理人: 祁建國;梁揮

本發明提出用于硅后芯片驗證的斷言檢測裝置、方法、系統、芯片，涉及超大規模集成電路設計驗證領域，該裝置包括斷言觸發邏輯模塊，用于觸發斷言檢測；綜合模塊，用于將所述硅后芯片中待驗證RTL級綜合為門級網表；反饋計數器電路模塊，用于將所述斷言觸發邏輯模塊產生的信號進行編碼并生成輸出編碼；其中將所述斷言觸發邏輯模塊插入到所述待驗證RTL級中，通過所述綜合模塊獲取包含所述斷言觸發邏輯模塊的所述待驗證RTL級的所述門級網表，為所述門級網表中的每一項所述斷言觸發邏輯模塊插入所述反饋計數器電路模塊，以便產生多個輸出編碼。

技術領域

本發明涉及超大規模集成電路設計驗證領域，特別涉及用于硅后芯片驗證的斷言檢測裝置、方法、系統、芯片。

背景技術

當前，硅后驗證已經成為大規模復雜集成電路驗證最重要的環節之一，作為一個新興的具有重大挑戰的研究領域，硅后驗證尚缺乏成熟的、標準的、工業化的技術支持，使得整個硅后驗證的過程更像一個由各種技巧和經驗裝點而成的“藝術”，而非工業化的流程。

斷言檢測是芯片驗證的重要手段，芯片驗證時，設計和驗證工程師針對芯片設計中可能出現高風險的功能區域，提取設計特征形成斷言，并在驗證過程中對這些斷言進行檢測，以便迅速發現設計中存在的錯誤，在芯片硅前驗證時，待驗證的硅前芯片設計內部邏輯清晰可見，可控制性和可觀測性好，斷言觸發和斷言檢測都很容易實現。

與硅前驗證不同，硅后驗證時，硅片形態的待驗證設計芯片內部邏輯的可觀測性和可控制性極差，芯片運行過程中，只能通過有限的芯片管腳窺測到極少的芯片內部狀態，為斷言檢測方法實現帶來很多困難。

當前，硅后驗證的斷言檢測一般采用兩種實現方法：

一種是將斷言檢測電路設計為附加模塊，圍繞待驗證設計外圍的各種總線協議進行檢測，這種方法斷言與設計基本獨立，不打擾設計本身，但可以檢測的待驗證設計狀態很少，基本無法檢測設計內部的重要狀態。

另一種斷言檢測實現方法是將附加的斷言檢測邏輯設計為可綜合的電路，直接嵌入設計本身，這種直接融入設計的斷言檢測邏輯分為兩部分：一部分為斷言觸發邏輯，用于發現待驗證設計中不正確的行為；另一部分為斷言傳輸邏輯，通過專用或復用的傳輸路徑，將斷言檢測結果傳輸到芯片管腳，以便觀測，這種方法較為靈活，可以檢測到待驗證設計的各種精細內部狀態，但會引起待驗證設計復雜度增加，芯片面積、功耗等開銷也相應增加，同時斷言檢測結果傳輸到芯片管腳的傳輸通路設計也會極大提高芯片復雜度，且占用寶貴的芯片管腳資源，增加芯片設計復雜度。

綜上，目前還沒有一種硅后芯片驗證的斷言檢測方法，該方法在方便地檢測到待驗證設計的各種精細內部狀態的同時，不占用傳輸通路和寶貴的芯片管腳資源就能夠將斷言檢測結果送出片外。

發明內容

針對現有技術的不足，本發明提出用于硅后芯片驗證的斷言檢測裝置、方法、系統、芯片。

本發明提出一種用于硅后芯片驗證的斷言檢測裝置，包括：

斷言觸發邏輯模塊，用于觸發斷言檢測；

綜合模塊，用于將所述硅后芯片中待驗證RTL級綜合為門級網表；

反饋計數器電路模塊，用于將所述斷言觸發邏輯模塊產生的信號進行編碼并生成輸出編碼；

其中將所述斷言觸發邏輯模塊插入到所述待驗證RTL級中，通過所述綜合模塊獲取包含所述斷言觸發邏輯模塊的所述待驗證RTL級的所述門級網表，為所述門級網表中的每一項所述斷言觸發邏輯模塊插入所述反饋計數器電路模塊，以便產生多個輸出編碼。

當斷言觸發時，所述反饋計數器電路模塊生成多個電流波動，所述多個電流波動對應多個所述輸出編碼。

本發明還提出一種包括所述斷言檢測裝置的芯片。