[發明專利]半導體封裝結構及其制作方法

有效

• 申請號: 201610104782.2
• 申請日: 2016-02-25
• 公開（公告）號: CN106816388B
• 公開（公告）日: 2019-04-30
• 發明（設計）人: 陳憲章
• 申請（專利權）人: 南茂科技股份有限公司
• 主分類號: H01L21/50
• 分類號: H01L21/50;H01L21/56;H01L23/31
• 代理公司: 北京同立鈞成知識產權代理有限公司 11205
• 代理人: 馬雯雯;臧建明

1.一種半導體封裝結構的制作方法，其特征在于，包括：

提供封裝基板，所述封裝基板包括介電層、連接所述介電層的第一金屬層以及連接所述第一金屬層的第二金屬層，其中所述第一金屬層位于所述介電層與所述第二金屬層之間；

圖案化所述第二金屬層，以形成線路層，所述線路層全面覆蓋所述第一金屬層相對遠離所述介電層的表面，其中所述線路層具有第一接點與第二接點；

形成阻焊層于所述線路層上，并使所述阻焊層局部覆蓋所述線路層；

配置載板于所述線路層與所述阻焊層上；

移除所述介電層與所述第一金屬層，以暴露出所述線路層；

移除位于所述第一接點與所述第二接點之間的部分所述線路層，以暴露出所述阻焊層上的溝渠；

使芯片通過所述第一接點與所述第二接點電性連接于所述線路層；

形成封裝膠體于所述線路層與所述阻焊層上，并使所述封裝膠體包覆所述芯片；以及

移除所述載板。

2.根據權利要求1所述的半導體封裝結構的制作方法，其特征在于，所述芯片覆晶接合于所述第一接點與所述第二接點，以電性連接于所述線路層。

3.根據權利要求1所述的半導體封裝結構的制作方法，其特征在于，還包括：

在電性連接所述芯片與所述線路層之前，形成至少一導電柱于所述線路層上，其中所述導電柱位于所述第一接點或所述第二接點的一側，并且暴露于所述封裝膠體之外。

4.根據權利要求3所述的半導體封裝結構的制作方法，其特征在于，還包括：

移除部分所述線路層，并形成保焊層于所述線路層與所述導電柱上。

5.根據權利要求1所述的半導體封裝結構的制作方法，其特征在于，所述芯片打線接合于所述第一接點與所述第二接點，以電性連接于所述線路層。

6.根據權利要求1所述的半導體封裝結構的制作方法，其特征在于，還包括：

在配置所述載板于所述線路層與所述阻焊層上之前，形成保焊層于所述線路層上。

7.根據權利要求1所述的半導體封裝結構的制作方法，其特征在于，還包括：

在電性連接所述芯片與所述線路層之前，移除部分所述線路層，并形成保焊層于所述線路層上。

8.根據權利要求1所述的半導體封裝結構的制作方法，其特征在于，所述第一金屬層與所述第二金屬層的數量分別是兩個，所述兩第一金屬層分別位于所述介電層的相對兩側，各所述第二金屬層連接對應的所述第一金屬層。

9.根據權利要求1所述的半導體封裝結構的制作方法，其特征在于，還包括：

在移除所述載板后，形成多個外部端子于被所述阻焊層所暴露出的所述線路層上。

10.一種半導體封裝結構，其特征在于，包括：

線路層，具有第一接點與第二接點；

阻焊層，局部覆蓋所述線路層，其中所述阻焊層暴露出所述第一接點與所述第二接點，且具有位于所述第一接點與所述第二接點之間的溝渠；

芯片，配置于所述線路層與所述阻焊層上，并通過所述第一接點與所述第二接點電性連接于所述線路層，其中所述芯片跨越所述溝渠的上方；

封裝膠體，配置于所述線路層與所述阻焊層上，并包覆所述芯片；以及

多個外部端子，分別配置于被所述阻焊層所暴露出的所述線路層上。

11.根據權利要求10所述的半導體封裝結構，其特征在于，還包括：

至少一導電柱，配置于所述線路層上，其中所述導電柱位于所述第一接點或所述第二接點的一側，并且暴露于所述封裝膠體之外。