[發明專利]一種用于可編程器件的降低時鐘偏移的方法

有效

• 申請號: 201610098914.5
• 申請日: 2016-02-23
• 公開（公告）號: CN105786087B
• 公開（公告）日: 2018-08-03
• 發明（設計）人: 謝長生;于宗光;單悅爾;匡晨光
• 申請（專利權）人: 無錫中微億芯有限公司
• 主分類號: G06F1/10
• 分類號: G06F1/10
• 代理公司: 南京經緯專利商標代理有限公司 32200
• 代理人: 朱小兵

本發明提出一種用于可編程器件的降低時鐘偏移的方法，將芯片時鐘分為第一時鐘層次和若干個第二時鐘層次，第一時鐘層次和第二時鐘層次均采用單向魚骨型時鐘走線，第一時鐘層次為垂直時鐘走線，第二時鐘層次均為水平時鐘走線，第一時鐘層次與時鐘源相連，第一時鐘層次通過多路選擇器MUX或時鐘緩沖器與第二時鐘層次相連，第二時鐘層次的時鐘通過時鐘緩沖器與若干個時鐘負載相連，通過時鐘緩沖器的單元延遲的差異來補償每級時鐘層次的時鐘偏移，從而降低時鐘架構總的時鐘偏移，實現芯片中各時鐘負載處具有較小的時鐘偏移。

技術領域

本發明屬于集成電路領域，尤其是涉及一種用于可編程器件的降低時鐘偏移(SKEW)的方法。

背景技術

可編程邏輯器件等芯片中，由于其邏輯資源的組織和布局有特定的規劃，不像一般ASIC等器件，其時鐘可以在時鐘流程的CTS階段進行時鐘綜合，以形成多層次、多分枝的時鐘樹。而可編程邏輯器件為了邏輯資源的可編程性，其邏輯資源的層次、分塊、布局預先都已規劃好，所以，時鐘資源也跟著一起預先規劃好，包括時鐘架構的層次、時鐘資源(PLL、時鐘緩沖器、MUX等)的分布和走線。

時鐘樹的結構設計包括以下幾個方面：時鐘網絡的設計(H樹、二叉樹、魚骨型等選擇)、時鐘樹的層數、每層的分枝數和每個分枝的驅動器種類。時鐘樹的設計將影響芯片的時鐘偏移(SKEW)、延遲和時鐘不確定性。時鐘樹的設計目標首先是減小時鐘樹的偏移、不確定性，其次還要考慮到時鐘樹延遲、功耗和時鐘樹所需要的芯片面積。在設計中往往需要通過時鐘樹層次、分枝數、時鐘驅動器的設計來折中這些指標。

目前的可編程器件的時鐘樹結構是對時鐘進行分層設計，采用魚骨型走線來實現時鐘結構。該結構具有結構簡單、層次明顯、與可編程資源的契合度好等優點，但設計的時鐘樹具有較大的時鐘偏移。

而一般的ASIC的時鐘樹綜合技術雖然能夠減小時鐘偏移，但不能應用于可編程邏輯器件的時鐘樹設計，因為其沒有提前規劃好時鐘層次、分塊、布局、走線，不能和其它可編程邏輯單元整合在一起，不易于根據用戶設計對時鐘進行布局布線和時鐘資源進行可編程設計。

發明內容

本發明所解決的技術問題在于提供一種用于可編程器件的降低時鐘偏移(SKEW)的方法，將時鐘分為兩個層次，每個層次采用單向的魚骨型時鐘走線，通過具有不同單元延遲的時鐘緩沖器補償時鐘偏移，從而降低時鐘偏移以實現芯片中各時鐘負載處具有較小的時鐘偏移。

實現本發明目的的技術解決方案為：

一種用于可編程器件的降低時鐘偏移的方法，將芯片時鐘分為第一時鐘層次和若干個第二時鐘層次，第一時鐘層次和第二時鐘層次均采用單向魚骨型時鐘走線，其中，第一時鐘層次為垂直時鐘走線，第二時鐘層次均為水平時鐘走線。第一時鐘層次與時鐘源相連，第一時鐘層次通過多路選擇器MUX或時鐘緩沖器與第二時鐘層次相連，第二時鐘層次的時鐘通過時鐘緩沖器與若干個時鐘負載相連，近時鐘源端的時鐘緩沖器的單元延遲比遠時鐘源端的時鐘緩沖器的單元延遲大，時鐘緩沖器之間的單元延遲差等于對應時鐘之間的走線延遲。

進一步的，本發明的用于可編程器件的降低時鐘偏移的方法，時鐘源和第一時鐘層次之間設置鎖相環。

進一步的，本發明的用于可編程器件的降低時鐘偏移的方法，時鐘緩沖器中設置時鐘控制使能。

進一步的，本發明的用于可編程器件的降低時鐘偏移的方法，時鐘緩沖器為可編程控制的時鐘緩沖器。

進一步的，本發明的用于可編程器件的降低時鐘偏移的方法，時鐘負載為寄存器或鎖存器或存儲器。

本發明采用以上技術方案與現有技術相比，具有以下技術效果：

1、本發明的方法能夠與其他可編程邏輯單元整合在一起使用；

2、本發明的方法能夠降低時鐘偏移、延遲和時鐘功耗；