[發明專利]一種具有碼流糾檢錯功能的單粒子加固FPGA配置電路

有效

• 申請號: 201610079915.5
• 申請日: 2016-02-04
• 公開（公告）號: CN105760250B
• 公開（公告）日: 2018-11-06
• 發明（設計）人: 張彥龍;陳雷;林彥君;孫華波;趙元富;張帆;劉增榮;方新嘉
• 申請（專利權）人: 北京時代民芯科技有限公司;北京微電子技術研究所
• 主分類號: G06F11/10
• 分類號: G06F11/10;H03M13/19
• 代理公司: 中國航天科技專利中心 11009
• 代理人: 陳鵬

一種具有碼流糾檢錯功能的單粒子加固FPGA配置電路，包括總線接口電路、配置總線、配置寄存器、編碼糾錯電路、配置存儲器陣列；總線接口電路解析配置比特碼流得到配置寄存器地址、內部數據并通過配置總線送至對應配置寄存器，配置寄存器根據內部指令字進行讀寫、配置、糾錯操作，編碼糾錯電路接收配置數據字后產生校驗碼，并送至配置存儲器陣列，讀取配置數據字、校驗碼并進行糾錯，配置存儲器陣列加載配置數據字及對應的校驗碼。本發明通過增加編碼糾錯電路，能夠在配置完成后讀取配置存儲器陣列中配置數據字進行檢錯糾錯，解決了SRAM型FPGA芯片在空間輻射環境中由于單粒子翻轉容易引入邏輯錯誤的問題，具有較好的應用價值。

技術領域

本發明涉及一種FPGA的配置電路，特別是一種具有碼流糾檢錯功能的單粒子加固FPGA配置電路。

背景技術

如圖1所示為現場可編程門陣列FPGA的結構，輸入輸出端口(IOB)位于芯片的四周，可配置邏輯模塊(CLB)在內部按陣列排布，塊存儲器(BRAM)穿插在可配置邏輯模塊(CLB)中，FPGA還包括配置邏輯、配置接口及其它組成部分，比如遍布整個FPGA芯片、連接各個模塊的可編程互聯結構和配置存儲器陣列(CSRAM)。

SRAM型FPGA芯片在配置前不具備任何邏輯功能，是通過加載用戶應用指定的配置數據進入內部的配置存儲器陣列(CSRAM)來完成功能配置的，即配置存儲器陣列(CSRAM)中的SRAM配置位來決定FPGA的具體功能。如圖2(a)所示為FPGA芯片中配置存儲器陣列CSRAM整體結構，芯片中心部分為一個“十字”的結構，作為配置存儲器陣列的主體電路，橫向部分是SRAM的陣列地址控制電路，縱向部分是數據控制電路，使得遍布整個FPGA芯片的每個SRAM單元都能收到配置電路的控制而正常工作。陣列中間橫排位置的是地址移位寄存器(ASR)，中間豎排位置的是數據移位寄存器(DSR)，配置比特碼流以“幀”為單位串行輸入到數據移位寄存器(DSR)中，當一幀數據傳滿后，地址移位寄存器(ASR)就開啟相應的幀地址，將配置比特碼流寫入配置SRAM中，之后再開始下一幀數據的傳輸，直至配置完成。如圖2(b)所示為SRAM單元電路圖，如圖2(c)所示為SRAM單元符號圖。

FPGA芯片在空間輻射環境應用時，空間高能粒子穿過FPGA內部會引起電路節點上的瞬間電流，使配置存儲器陣列中的配置存儲單元SRAM發生單粒子翻轉，某些區域的電路會產生局部功能錯誤、互聯線短路或斷路，使該區域的電路無法正常工作，因此需要一種能夠對配置存儲器陣列進行檢查并糾錯的配置電路。

發明內容

本發明解決的技術問題是：克服現有技術的不足，提供了一種具有碼流糾檢錯功能的單粒子加固FPGA配置電路，能夠檢測出空間輻射環境下配置存儲器陣列中的SRAM存儲單元由于單粒子翻轉引入的邏輯錯誤并進行糾正。

本發明的技術解決方案是：一種具有碼流糾檢錯功能的單粒子加固FPGA配置電路，包括總線接口電路、配置總線、多個結構完全相同的配置寄存器、編碼糾錯電路、配置存儲器陣列，其中，

總線接口電路，獲取配置比特碼流后進行解析，得到配置寄存器地址、內部數據，根據配置寄存器地址將內部數據送至配置總線

配置總線，根據接收到的配置寄存器地址將內部數據送至對應配置寄存器；